LVPECL

本专辑为您列举一些LVPECL方面的下载的内容,lvpecl、lvpecl与lvds差别、lvpecl是差分电平吗等资源。把最新最全的LVPECL推荐给您,让您轻松找到相关应用信息,并提供LVPECL下载等功能。本站致力于为用户提供更好的下载体验，如未能找到LVPECL相关内容，可进行网站注册，如有最新LVPECL相关资源信息会推送给您。

阅读全文

LVPECL

: LVPECL CML差分逻电平相互连接随着高速的数据传输已经达到了上G的速度，电源供电也不断的减小。... 本文档主要以LVPECL to LVPECL互联和LVPECL and CML讲解不同逻辑电平方法。解决方法有直流耦合和交流耦合两种方法，下面以实际例子来讲述。
评级：0 浏览量：90 收藏量：0 资源大小：210KB 上传时间：2023-10-25

: LVPECL、VML、CML、LVDS接口定义介绍 Ti官方给出的LVPECL、VML、CML、LVDS接口定义介绍
评级：0 浏览量：776 收藏量：1 资源大小：254KB 上传时间：2022-07-26

: DC-Coupling_Between_Differential_LVPECL,_LVDS,_HSTL,_and_CML.pdf The focus is dccoupling between the following differential signaling: LVPECL (low-voltage positivereferenced emitter coupled logic), LVDS (low-voltage differential signals), HSTL (highspeed ...
评级：0 浏览量：265 收藏量：0 资源大小：132KB 上传时间：2020-11-09

: 模拟技术中的LVPECL终端的设计考虑因素 LVPECL（低压正射极耦合逻辑）是一种输入输出（I/O）技术，从半导体工艺无法集成高性能 P 型设备与高性能 N 型设备起就已出现。因此，在随后的 HCSL 和 LVDS等高速接口中，需要外部无源器件来完成由 P 型设备完成的...
评级：0 浏览量：205 收藏量：0 资源大小：305KB 上传时间：2020-10-20

: LVPECL终端的设计考虑因素对 LVPECL 而言，很少有人研究过完成输出级设计所需要的发射极电流控制与传输线终端之间的关系。剖析 LVPECL 闸道的基本原理和分析任何特定 LVPECL 驱动器的典型终端，有助于工程师量身定制稳健和高能效的 LVPECL ...
评级：0 浏览量：119 收藏量：1 资源大小：267KB 上传时间：2020-08-29

: 电源技术中的德州仪器推出业界LVPECL/LVDS振荡器这些器件可为电信交换设备提供低电压差动信号(LVDS)或低电压伪发射极耦合逻辑(LVPECL)的差动信号输出，以及时钟信号放大。这八款器件型号分别为SN65LVDS16/17/18/19与SN65LVP16/17/18/19，而且都是高频振荡器增益...
评级：0 浏览量：95 收藏量：0 资源大小：48KB 上传时间：2020-11-27

: Micrel为LVPECL和LVDS接口提供扇出减振器 SY89467/8U是高速的、完全不同的LVPECL和LVDS减振器，扇出达到20，2:1MUX输入，适用于热插拔设备。每1,000个价格为单价6.15美元。目前提供免费评估。和其他麦克雷尔的FSIMUX和减振器产品一样，SY89467U和SY89468U...
评级：0 浏览量：99 收藏量：0 资源大小：68KB 上传时间：2020-12-01

: LVDS/LVPECL/CML/HSTL高速接口互连 LVDS/LVPECL/CML/HSTL高速接口互连
评级：0 浏览量：1496 收藏量：3 资源大小：2.78MB 上传时间：2020-11-11

: 电源技术中的TI高速LVDS与LVPECL中继器/转换器德州仪器 (TI) 宣布推出一款 4 Gbps 低电压差分信号 (LVDS) 与低电压伪发射极耦合逻辑 (LVPECL) 中继器与转换器。总体抖动低至 45 ps 的这些器件可确保各种通信应用中信号与时钟的完整性，这些应用包括高速网络路由...
评级：0 浏览量：256 收藏量：0 资源大小：55KB 上传时间：2020-12-09

: LVPECL_LVDS_HSTL_CML之间的交流耦合.pdf 高速电路中常遇到PECL CML LVDS等接口，对于它们之间的互联是一个很重要的知识点，本文详细介绍了上面几个接口之间互联时的电路，对于学习理解都十分有用。
评级：0 浏览量：1412 收藏量：4 资源大小：417KB 上传时间：2020-07-10

: 通信与网络中的TI推出4 Gbps的LVDS与LVPECL中继器/转换器德州仪器(TI)宣布推出一款4...该接收机能够接受速率高达4 Gbps的低电压PECL信号，然后将其通过中继转换成LVDS (LVDS20)或LVPECL (LVP20)输出信号。通过这些器件的差分信号路径不仅能使电磁干扰(EMI)最小化，而且还能
评级：0 浏览量：170 收藏量：0 资源大小：50KB 上传时间：2020-12-02

: TTL CMOS PECL LVPECL LVDS HCSL信号电平及阻抗匹配标准.pdf TTL CMOS PECL LVPECL LVDS HCSL信号电平及阻抗匹配标准，详细描述了以上的各种电平标准
评级：0 浏览量：5067 收藏量：10 资源大小：363KB 上传时间：2019-08-10

: 模拟技术中的利用低抖动LVPECL扇出缓冲器增加时钟源的输出数图1所示电路将ADF4351集成锁相环（PLL）和压控振荡器（VCO）与ADCLK948接口，后者可通过ADF4351的一路差分输出提供多达八路差分、低电压正射极耦合逻辑（LVPECL）输出。　现代数字系统经常要求使用许多逻辑电平...
评级：0 浏览量：136 收藏量：0 资源大小：322KB 上传时间：2020-10-20

: AC_Coupling_Between_Differential_LVPECL,_LVDS,_HSTL_and_CML(From_TI).pdf This report provides a quick reference of ac-coupling techniques for ...are low-voltage positive-referenced emitter coupled logic (LVPECL), low-voltage differential signals (LVDS), high-speed transce
评级：0 浏览量：247 收藏量：0 资源大小：395KB 上传时间：2020-11-09

: 差分时钟接口详解，LVDS,LVPECL,HCSL,CML 差分时钟接口详解，包括LVDS,LVPECL,HCSL,CML等接口类型
评级：5 浏览量：9947 收藏量：16 资源大小：675KB 上传时间：2018-07-15

: CML信号与LVPECL信号的连接 CML信号与LVPECL信号的连接 CML到LVPECL的连接基本上都是交流耦合方式
评级：4 浏览量：444 收藏量：1 资源大小：219KB 上传时间：2013-01-08

: 各类差分线电平介绍_CML/LVDS/LVPECL_ Introduction to all kinds of difference line levels
评级：0 浏览量：441 收藏量：0 资源大小：898KB 上传时间：2021-10-02

: LVPECL_LVDS_HSTL_CML_差分对的 AC 耦合本文档提供了差分线 AC 耦合技术的参考设计向导，将从 LVPECL （low-voltage positive-referenced emitter coupled logic 低压正电压射极耦合逻辑）、LVDS（ low-voltage differential signals 低压差分信号 ...
评级：5 浏览量：1315 收藏量：5 资源大小：1.6MB 上传时间：2016-01-20

: pcb-intf.zip_ECL_LVDS接口电路_LVPECL_接口 intf_电平接口芯片主要有以下几种接口电平：TTL（LVTTL）、CMOS、ECL、PECL、LVPECL、LVDS等，其中PECL、LVPECL、LVDS主要应用在高速芯片的接口，不同电平间是不能直接互连的，需要相应的电平转换电路和转换芯片，了解各种电平的...
评级：0 浏览量：78 收藏量：0 资源大小：339KB 上传时间：2022-09-19

: LVDS/LVPECL/HSTL/CM接口转换手册该手册详细介绍了LVDS接口、LVPECL接口、HSTL接口及CM接口，DC耦合的情况下，如何转换连接。硬件电路设计中，经常要使用的差分晶振和时钟电路和FPGA连接，不同类型的接口如何互联，该手册给出了典型的电路，对硬件...
评级：0 浏览量：104 收藏量：0 资源大小：117KB 上传时间：2023-04-06

: 利用低抖动LVPECL扇出缓冲器增加时钟源的输出数图1所示电路将ADF4351集成锁相环（PLL）和压控振荡器（VCO）与ADCLK948接口，后者可通过ADF4351的一路差分输出提供多达八路差分、低电压正射极耦合逻辑（LVPECL）输出。　现代数字系统经常要求使用许多逻辑电平...
评级：0 浏览量：85 收藏量：0 资源大小：293KB 上传时间：2021-01-20

: 安森美NB3N3001 PLL时钟产生器带来抖动小于皮秒的LVPECL时钟信号高能效电源管理解决方案供应商安森美半导体(ON Semiconductor)日前宣布扩充高性能时钟产生器产品系列，推出采用锁相环(PLL)技术的新系列PureEdge产品，带来抖动少于皮秒(ps)的LVPECL高质量时钟信号。目前PureEdge...
评级：0 浏览量：103 收藏量：0 资源大小：72KB 上传时间：2020-11-27

: 通信与网络中的TI针对通信应用推出高速LVDS与LVPECL中继器/转换器德州仪器(TI)宣布推出一款4Gbps低电压差分信号(LVDS)与低电压伪发射极耦合逻辑(LVPECL)中继器与转换器。总体抖动低至45ps的这些器件可确保各种通信应用中信号与时钟的完整性，这些应用包括高速网络路由、无线基站...
评级：0 浏览量：120 收藏量：0 资源大小：48KB 上传时间：2020-12-02

: LVPECL-3.3V转LVDS-2.5V接口电路 LVPECL_3.3V转LVDS_2.5V差分接口电路
评级：0 浏览量：113 收藏量：0 资源大小：338KB 上传时间：2023-02-02

: LVPECL详细讲解[定义].pdf LVPECL详细讲解[定义].pdf
评级：0 浏览量：68 收藏量：0 资源大小：132KB 上传时间：2021-10-11

: 电路接口标准 LVPECL-LVDS 电路接口标准 LVPECL-LVDS, 电路接口标准 LVPECL-LVDS 供参考
评级：0 浏览量：601 收藏量：0 资源大小：156KB 上传时间：2011-12-06

: 基于CPLD+LVPECL可调窄脉冲发生器的设计与实现采用CPLD和具有速度极快的LVPECL门电路来实现脉宽可调的窄脉冲信号。利用CPLD提供的10 MHz激励信号和对延时芯片进行写延时控制字来产生所需脉宽。测试结果表明，该可调窄脉冲发生器能产生500 ps~20 ns范围内的脉宽...
评级：0 浏览量：85 收藏量：2 资源大小：413KB 上传时间：2020-08-31

: 电源技术中的麦克雷尔推出1:20的LVPECL/LVDS、超低振动的输出减振器 SY89467/8U 是高速的、完全不同的 LVPECL 和 LVDS 减振器，扇出达到20，2:1 MUX 输入，适用于热插拔设备。每1000个价格为单价6.15美元。目前提供免费评估。　　和其他麦克雷尔的 FSI MUX 和减振器产品一样，SY...
评级：0 浏览量：74 收藏量：0 资源大小：53KB 上传时间：2020-12-02

: TI官方指导LVPECL、LVDS、HSTL、And CML接口AC耦合匹配教程 TI官方给出的高速接口设计指导教程，涵盖了LVPECL、LVDS、HSTL、And CML接口之间的AC耦合设计指导教程
评级：5 浏览量：347 收藏量：0 资源大小：250KB 上传时间：2022-07-26

: SiT9102 LVPECL / HCSL / LVDS / CML 差分高速时钟 SiT9121同时输出支持 LVDS/LVPECL，经过50000G抗冲击及70G抗振测试，MTBF（平均无故障时间）达10亿小时。SiT9121和SiT9122系列差分振荡器定位于高性能电信、存储和网络应用，如核心和边缘路由器，SATA、SAS、光纤...
评级：5 浏览量：2119 收藏量：1 资源大小：1.08MB 上传时间：2019-02-01

: LVDS-LVPECL-CML之间的电路和参数.doc LVDS-LVPECL-CML之间的电路和参数.doc
评级：0 浏览量：53 收藏量：0 资源大小：2MB 上传时间：2021-10-11

: lvds_lvpecl_cml之间的电路和参数.doc lvds_lvpecl_cml之间的电路和参数.doc
评级：0 浏览量：44 收藏量：0 资源大小：2.04MB 上传时间：2021-09-29

: 基于CPLD和LVPECL门电路的脉宽可调窄脉冲信号发生器本文设计了基于CPLD和LCPECL的可调窄脉冲发生器，给实际应用带来了灵活性而且节约了成本。
评级：0 浏览量：183 收藏量：0 资源大小：93KB 上传时间：2020-07-30

: 总结一些常用的电平标准现在常用的电平标准有TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485等，还有一些速度比较高的LVDS、GTL、PGTL、CML、HSTL、SSTL等。下面简单介绍一下各自的供电电源、电平标准以及使用注意事项。TTL：...
评级：0 浏览量：956 收藏量：1 资源大小：33KB 上传时间：2020-07-14

: 模拟技术中的LVDS的接口电路设计简要地介绍了LVDS的原理及优势，分析了LVDS接口设计要注意的问题，着重研究了LVDS与LVPECL、CML间的接口设计；同时给出了不同耦合方式下的电路设计图。　1 引言　对于高速电路，尤其是高速数据总线，常用的器件...
评级：0 浏览量：571 收藏量：1 资源大小：318KB 上传时间：2020-10-21

: 信号逻辑电平标准的详细说明做SI仿真分析之前，首先需要了解SI...最基本的单端信号逻辑电平为CMOS、TTL，在此基础上随着电压摆幅的降低，出现LVCMOS、LVTTL等逻辑电平，随着信号速率的提升又出现ECL、PECL、LVPECL、LVDS、CML等差分信号逻辑电平。
评级：0 浏览量：586 收藏量：1 资源大小：48KB 上传时间：2021-07-07

: 基础电子中的一些常用的电平标准现在常用的电平标准有TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485等，还有一些速度比较高的LVDS、GTL、PGTL、CML、HSTL、SSTL等。下面简单介绍一下各自的供电电源、电平标准以及使用注意事项。　...
评级：0 浏览量：372 收藏量：0 资源大小：40KB 上传时间：2020-10-16

: TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232电平标准 TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232电平标准
评级：4 浏览量：500 收藏量：1 资源大小：19KB 上传时间：2011-09-10

: FPGA使用LVDS差分信号的一些注意事项 fpga开发.pdf FPGA使用LVDS差分信号的一些注意事项 fpga开发.pdf
评级：0 浏览量：415 收藏量：0 资源大小：57KB 上传时间：2022-04-22

: 常用电平标准：现在常用的电平标准有TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485等，还有... 常用电平标准：现在常用的电平标准有TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485等，还有一些速度比较高的LVDS、GTL、PGTL、CML、HSTL、SSTL等。下面简单介绍一下各自的供电电源、电平标准以及使用...
评级：4 浏览量：1548 收藏量：5 资源大小：76KB 上传时间：2009-04-18

: 高速模数转换器所需的极低抖动编码时钟本文主要介绍运用ADF4002 PLL产生高速模数转换器所需的极低抖动编码时钟。
评级：0 浏览量：84 收藏量：0 资源大小：99KB 上传时间：2020-08-12

: 论文研究-PECL的端接技术与应用研究 .pdf PECL的端接技术与应用研究，夏星星，，PECL是一种发射极耦合逻辑结构，是低电压系统当中最重要的信号接口实现方式之一。传统的其他逻辑已经无法满足现今高速时钟和数据��
评级：0 浏览量：65 收藏量：0 资源大小：262KB 上传时间：2019-08-16

: LVDS转TTL电路（SCH文件）这个电路经过验证原理图中是中华7寸LCD THC63LVDF84B为转换芯片带背光电压驱动电路；尤其对“码伽”电压不熟悉的可以作为参考；
评级：4 浏览量：1555 收藏量：3 资源大小：60KB 上传时间：2013-05-06

: 1X9光模块接口规范 V1.2.pdf 简单介绍了TTL,CMOS电平；着重介绍了PECL接口（包括LVPECL）、CML接口、LVDS接口规范，以及它们之间互联的电路实例。是1X9光模块使用者的一本参考资料。
评级：5 浏览量：792 收藏量：2 资源大小：1.21MB 上传时间：2010-01-29

: 差分时钟缓冲器US5D310 规格书 支持LVPECL、LVDS或HSCL等电平规范 附加抖动：50fs（10kHz-20MHz@156.25MHz ） 输出间偏斜：10ps 器件间偏斜：30ps（最大值） 输入输出延迟：低于390ps（典型值） 最高工作频率：大于2.1GHz 3...
评级：0 浏览量：254 收藏量：1 资源大小：1.48MB 上传时间：2022-10-11

: TI-CDCM6208V2G.pdf *灵活的频率规划：支持与低压正射极耦合逻辑 (LVPECL) 相似的、CML、或者与低压差分信号 (LVDS) 相似的信令的 4x 整数向下分频差分时钟输出 * 小数输出分频器可实现 0ppm 至的频率误差并且免除了对于晶体振荡器和...
评级：0 浏览量：25 收藏量：4 资源大小：3.34MB 上传时间：2022-11-30

: 《高速电路(PECL、LVECL、CML、LVDS)接口原理与应用》讲义.pdf 高速电路(PECL、LVECL、CML、LVDS)接口原理与应用的讲义
评级：0 浏览量：373 收藏量：1 资源大小：300KB 上传时间：2013-06-01

: 使用德州仪器低噪声时钟抖动消除器LMK04806的低成本可编程时钟源评估板-电路方案 LMK04806B 提供 6 个输出时钟，可带来低于 100fs rms 抖动和高达 1300MHz (LVPECL/LVDS) 和 250MHz (CMOS) 的输出频率。特性多模式:双 PLL、单 PLL 和时钟分配双环路 PLLatinum PLL 架构 PLL1 输入时钟丢失时采用...
评级：0 浏览量：348 收藏量：1 资源大小：3.36MB 上传时间：2021-04-23

资源推荐

相关资源标签

接口 PECL LVDS 电平标准电路接口标准 LVPECL-LVDS LVPECL LVDS转TTL LVPECL、LVDS HSTL AC耦合数据手册 CMOS HCSL 数据通信交流耦合 LVTTL 模拟电路可调窄脉冲产生器 CPLD 课设毕设高速模数转换器 ADC 模拟技术电路设计窄脉冲发生器脉宽可调基础电子电平匹配 lvds 直流耦合 hstl lvpecl 高速接口电源技术通信与网络电路方案软件开发 fpga开发阻抗匹配电平接口 fpga 硬件接口设计