PLD模块

使用PLD模块降低电路板重新布局风险 一个自下而上的设计方法将创建一个具有重叠实现的故障监测和响应功能的非统一的系统。由此产生的精度和响应时间可能都会降低。

评级：0 浏览量：36 收藏量：0 资源大小：60KB 上传时间：2020-08-18

EDA/PLD中的ICAP模块简介 ICAP模块实现了架构和FPGA配置控制器之间的接口，该模块基元就像边界扫描模块基元一样。其例化无需额外的逻辑单元，因为这些端口嵌入在FPGA中。要在器件配置完成后读取配置比特流，ICAP宏必须被例化，ICAP模块也常...

评级：0 浏览量：146 收藏量：0 资源大小：105KB 上传时间：2020-11-17

EDA/PLD中的HDL模块指南 模块是Verilog 的基本描述单位，用于描述某个设计的功能或结构及其与其他模块通信的外部端口。一个设计的结构可使用开关级原语、门级原语和用户定义的原语方式描述; 设计的数据流行为使用连续赋值语句进行描述; 时序...

评级：0 浏览量：101 收藏量：0 资源大小：42KB 上传时间：2020-12-09

永宏PLC温度模块与PlD运算 温度模块选型介绍+接线+参数+编程视频教程.zip 永宏PLC温度模块与PlD运算 温度模块选型介绍+接线+参数+编程视频教程 永宏PLC温度模块与PlD运算 温度模块选型介绍+接线+参数+编程视频教程 文件比较大，下载后是百度网盘下载链接去下载的

评级：0 浏览量：282 收藏量：0 资源大小：492B 上传时间：2021-05-14

PLD可编程逻辑器件发展简介  有一大类产品是由用户自己而不是由芯片生产厂最后完成其逻辑功能的, 一类产品就是可编程逻辑器件·现在用户使用可编程ASIC, 借助日益先进的E D A 技术, 可以实现各种数字电子系统以及功能模块的调试, 下面...

评级：0 浏览量：179 收藏量：0 资源大小：59KB 上传时间：2021-07-07

EDA/PLD中的EDA的模块模型 在VHDL的设计中，最常用的方法就是将数字系统的整体逐步分解为各个子系统和模块，若子系统规模较大，则还需将子系统进一步分解为更小的子系统和模块，层层分解，直至整个系统中各子系统关系合理，并便于逻辑电路级的...

评级：0 浏览量：108 收藏量：0 资源大小：45KB 上传时间：2020-11-16

EDA/PLD中的LabVIEW 8．2新增模块 其中包括实时模块、FPGA模块、仿真模块和嵌入式开发模块等。 　1．LabV眶W 8．2实时模块 　（1）提升性能，包括更快速的PID控制闭环速率和更有效的线程通信。 　（2）提供新型工具，简化PC到LabVIEW实时对象的...

评级：0 浏览量：71 收藏量：0 资源大小：34KB 上传时间：2020-11-17

EDA/PLD中的多引导的关键模块ICAP ICAP的源语是个简单的8位线宽的同步读(写)模块，如图所示，模块中的信号说明如表所示。 　图 ICAP模块示意 　表 ICAP模块信号说明 　通常在使用ICAP要注意数据线I［0∶7］的高低位，ICAP只需输入数据。为输出...

评级：0 浏览量：80 收藏量：0 资源大小：67KB 上传时间：2020-11-17

简单multisim使用指导1 在自定义PLD模块设计中，可以创建子电路PLD模块，例如一个频率分频器（freq_div）和动态显示模块（dyn_show）。这些模块可以包含多个输入和输出，如拨码开关（SW）、时钟（CLK）和动态显示接口（ANx、CA~CG）。通过...

评级：0 浏览量：212 收藏量：0 资源大小：573KB 上传时间：2022-08-08

EDA/PLD中的基于PLD的嵌入式系统外存模块设计 摘要：以MCS-96系列单片机为例，介绍了一种采用可编程逻辑器件(PLD)的存储器模块的设计方案，该模块包含了Flash闪存和RAM。提出了一种方便的存储器扩展方法，该方法有效地解决了嵌入式系统尤其是数据采集、存储等...

评级：0 浏览量：73 收藏量：0 资源大小：108KB 上传时间：2020-12-13

EDA/PLD中的Multisim简述 Multisim以图形界面为主，采用菜单、工具栏和热键相结合的方式，具有一般Windows应用软件的界面风格。Multisim的主窗口界面如图5所 示。 　图5Multisim主窗口界面 　欢迎转载,信息来自维库电子市场网...

评级：0 浏览量：263 收藏量：0 资源大小：69KB 上传时间：2020-11-17

PLC和PLD的区别与联系 可编程控制器（Programmable Controller）是计算机家族中的一员，是为工业控制应用而设计制造的。...　一、PLC的主要特点　1、高可靠性　2、丰富的I/O接口模块　3、采用模块化结构　4、编程简单易学　5、安装简单，

评级：0 浏览量：219 收藏量：0 资源大小：53KB 上传时间：2021-01-19

EDA/PLD中的使用NI PXI和LabVIEW实时模块有效简化硬件在环仿真系统 　使用多个NI PXI机箱和各种具有模拟和数字I/O端口的NI 模块、ARINC-429硬件，集成在微软Windows平台上开发的高效LabVIEW和LabVIEW 实时模块，以及由反射内存卡和TCP/IP组成网络的PXI节点。 　许多年来，航空和汽车...

评级：0 浏览量：192 收藏量：0 资源大小：152KB 上传时间：2020-11-11

EDA/PLD中的用CPLD实现单片机读写模块 摘要：介绍实现单片机与Xilinx公司XC9500系列可编程逻辑器件的读写逻辑功能模块的接口设计，以及Xilinx公司的XC9500系列可编程逻辑器件的开发流程。 关键词：复杂可编程逻辑电路 微处理器 在系统编程 现场可编程...

评级：0 浏览量：99 收藏量：0 资源大小：75KB 上传时间：2020-12-10

EDA/PLD中的里程计费模块LCJF的VHDL源程序 EDA/PLD中的里程计费模块LCJF的VHDL源程序

评级：0 浏览量：86 收藏量：0 资源大小：135KB 上传时间：2020-11-16

EDA/PLD中的等待计时模块DDJS的VHDL源程序 EDA/PLD中的等待计时模块DDJS的VHDL源程序

评级：0 浏览量：80 收藏量：0 资源大小：135KB 上传时间：2020-11-16

EDA/PLD中的基于CPLD 的矩阵键盘扫描模块设计 　给出了CPLD 部分模块的VHDL 语言实现和仿真波形。在矩阵键盘的扫描、编码、输出完全不需CPU 控制的前提下，实现标准键盘和矩阵键盘双键盘同时使用。 　在基于PC104 的便携式野外测试设备的设计中，键盘是常用的...

评级：0 浏览量：194 收藏量：0 资源大小：657KB 上传时间：2020-11-04

EDA/PLD中的Verilog HDL 结构建模--模块端口 模块的端口可以是输入端口、输出端口或双向端口。缺省的端口类型为线网类型（即wire 类型）。输出或输入输出端口能够被重新声明为reg 型。无论是在线网说明还是寄存器说明中，线网或寄存器必须与端口说明中指定的...

评级：0 浏览量：175 收藏量：0 资源大小：27KB 上传时间：2020-12-09

EDA/PLD中的基于模块化设计方法实现FPGA动态部分重构 摘要：介绍了Xilinx FPGA的配置原理和FPGA模块化设计流程以及划分重构模块的原则。通过一个实例介绍了采用模块化设计方法实现Virtex-E FPGA动态部分重构的过程，能使重构模块在系统运行时改变其逻辑功能，而固定模块...

评级：0 浏览量：282 收藏量：0 资源大小：239KB 上传时间：2020-11-06

永宏PLC温度模块与PlD运算 温度模块选型介绍+接线+参数+编程视频教程.txt 永宏PLC温度模块与PlD运算 温度模块选型介绍+接线+参数+编程视频教程 文件比较大，下载后是百度网盘下载链接去下载的

评级：0 浏览量：150 收藏量：0 资源大小：261B 上传时间：2021-03-23

EDA/PLD中的基于Verilog HDL的UART模块设计与仿真 采用自顶向下的设计路线，结合状态机的描述形式，使用硬件描述语言设计UART的顶层模块及各个子模块，从而使整个设计更加紧凑、可靠。同时采用参数化的设计方法，增强系统的可移植性。仿真结果表明，该系统可支持标准...

评级：0 浏览量：195 收藏量：0 资源大小：236KB 上传时间：2020-11-06

EDA/PLD中的基于FPGA的视频采集与显示模块设计 本文给出的视频采集和显示模块在设计时，选取分辨率为768×494像素的NTSC制式， 并选用输出像素为640×480的CCD摄像头； FPGA选取Altera CycloneⅡ系列Ep2c35F672c36 (内含35000个逻辑单元)； 主动串行配置器件为...

评级：0 浏览量：116 收藏量：0 资源大小：349KB 上传时间：2020-11-03

EDA/PLD中的FPGA设计的SPI自动发送模块技术 　VHDL、FPGA、SPI、串行数据输出选择模块、移位脉冲产生模块、SPI 时钟采集信号和无相移的SPI 基准时钟产生模块、SPI 时钟输出选择模块、8bit SPI 时钟采集生成模块、16bit SPI 时钟采集生成模块、24bit SPI 时钟...

评级：0 浏览量：120 收藏量：0 资源大小：205KB 上传时间：2020-11-07

EDA/PLD中的TMS320X28xx处理器外设功能A/D转换模块介绍 C281x DSP上的ADC模块将外部的模拟信号转换为数字量，通过转换控制信号进行滤波或者实现运动系统的闭环控制。尤其是在电机控制系统当中，采用ADO模块采集电机的电流或电压可以实现电机的电流环闭环控制。 　●lO位...

评级：0 浏览量：113 收藏量：0 资源大小：37KB 上传时间：2020-11-12

EDA/PLD中的VHDL实现PCM码解调程序模块设计 1 引言 　脉冲编码调制(Pulse Code Modulation，简称PCM)是一种概念简单、理论完善的编码系统，其最大特征是把连续的输入信号变换成在时间和振幅上都是离散量，然后再变换为...图1(b)为信号收发模块及PCM码接收模块。

评级：0 浏览量：155 收藏量：1 资源大小：227KB 上传时间：2020-11-10

EDA/PLD中的基于FPGA的时间间隔测量模块设计 摘要：介绍一种基于FPGA技术的时间间隔测量方法，通过分析FPGA的主要技术优势及其在工业控制领域中所处的重要地位，给出设计时间间隔测量模块所选用的FPGA器件并进行硬件设计，以及所选用的软件并进行软件设计。...

评级：0 浏览量：197 收藏量：0 资源大小：223KB 上传时间：2020-11-07

EDA/PLD中的基于FPGA的键盘扫描模块的设计与实现 现代EDA(电子设计自动化)技术提供了一种很好的途径,利用VHDL硬件描述语言和FPGA器件可以很方便地构建键盘扫描模块。经过实际操作检验,该模块可以很好地对每一次按键动作进行扫描和响应，实现预先设计的功能。 　1 ...

评级：0 浏览量：133 收藏量：0 资源大小：183KB 上传时间：2020-11-06

EDA/PLD中的等待计费模块DDJF的VHDL源程序 EDA/PLD中的等待计费模块DDJF的VHDL源程序

评级：0 浏览量：62 收藏量：0 资源大小：157KB 上传时间：2020-11-16

EDA/PLD中的里程计算模块LCJS的VHDL源程序 EDA/PLD中的里程计算模块LCJS的VHDL源程序

评级：0 浏览量：65 收藏量：0 资源大小：248KB 上传时间：2020-11-16

EDA/PLD中的等待判别模块DDPB的VHDL源程序 EDA/PLD中的等待判别模块DDPB的VHDL源程序

评级：0 浏览量：61 收藏量：0 资源大小：132KB 上传时间：2020-11-16

EDA/PLD中的基于FPGA的图形点阵液晶显示模块的应用设计 摘要：提出了一种基于FPGA和T6963C模块来控制液晶显示的实现方法。介绍了液晶显示控制器T6963C的性能特点，给出了FPGA与液晶显示屏WG240128B的硬件接口电路、软件设计流程和液晶显示程序。 　0引言 　由于液晶显示...

评级：0 浏览量：179 收藏量：0 资源大小：445KB 上传时间：2020-11-05

EDA/PLD中的基于FPGA的按键弹跳消除模块的研究与应用 本文对按键的抖动信号进行了分析，并通过计数器的方式完成了消除抖动电路模块的设计。把该模块应用到按键控制LCD显示的系统中，并在Memec代理的Virtex-4 MB系统实验板上实现了该系统。消抖电路的效果良好，按键控制...

评级：0 浏览量：101 收藏量：0 资源大小：159KB 上传时间：2020-12-05

EDA/PLD中的EtherWaves采用Blackfin用于DAB+数字广播模块 纽约证券交易所代码: ADI），全球领先的高性能信号处理解决方案供应商，今日在北京发布其Blackfin处理器超凡的性价比使EtherWaves公司开发出Sonata模块——业界第一款材料清单（MOB）成本低于10美元生产就绪的DAB+...

评级：0 浏览量：95 收藏量：0 资源大小：72KB 上传时间：2020-12-03

EDA/PLD中的CoolRunner-II器件的输入/输出模块 输入／输出模块(I/O Block)用于实现功能模块与输入/输出引脚之间的连接。与其他厂家的CPLD相比，CoolRunner-II器件的输入/输出特性包括速度、功耗及接口标准等方面都有较大的改进和提高，特别是至少两个Bank的分块...

评级：0 浏览量：115 收藏量：0 资源大小：192KB 上传时间：2020-11-17

EDA/PLD中的CoolRunner-II器件的DISPLAY_COUNT模块 DISPLAY_COUNT模块框图如图所示，此逻辑模块控制状态与状态之间的时间间隔及LCDCOM信号。STATE_COUNT累加，然后输出一个SWITCH_EN_H信号，此信号使能SHIFT_ENABLE模块从而改变状态（发送新的数据）。 　如图 ...

评级：0 浏览量：100 收藏量：0 资源大小：57KB 上传时间：2020-11-17

EDA/PLD中的SDRAM通用控制器的FPGA模块化设计 摘要： 介绍了一种SDRAM通用控制器的FPGA模块化解决方案。关键词： SDRAM控制器；FPGA；VHDL；状态机；仲裁机制 引言 同步动态随机存储器(SDRAM)，在同一个CPU时钟周期内即可完成数据的访问和刷新，其数据传输速度...

评级：0 浏览量：87 收藏量：0 资源大小：117KB 上传时间：2020-12-08

EDA/PLD中的CoolRunner-II器件的SHIFT_ENABLE模块 SHIFT_ENABLE逻辑模块增加状态变量以改变状态，并且发LOAD_DATA_H使能信号来更新SHIFT_COUNT寄存器内容，其框图如图所示。TRANS_BETWEEN_COUNT决定状态之间的间隔时间，TRANS_CUNT控制状态之间的传输次数。 　如...

评级：0 浏览量：137 收藏量：0 资源大小：59KB 上传时间：2020-11-17

EDA/PLD中的输出数据选择模块scxz的VHDL源程序 EDA/PLD中的输出数据选择模块scxz的VHDL源程序

评级：0 浏览量：86 收藏量：0 资源大小：122KB 上传时间：2020-11-16

EDA/PLD中的NI发布LabVIEW8.5控制设计与和仿真模块 美国国家仪器有限公司（简称NI）宣布推出其NI LabVIEW8.5控制设与仿真模块。作为LabVIEW图形化系统设计平台的扩展，该模块可以帮助工程师和科学家们分析开环模型的状况，设计闭环控制器，仿真系统以及创建实时操作。...

评级：1 浏览量：141 收藏量：0 资源大小：63KB 上传时间：2020-11-22

EDA/PLD中的FPGA的并行多通道激励信号产生模块 引 言 　并行测试的实现途径分为软件方式和硬件方式。用软件方式实现并行测试，关键是对测试任务的分解和调度，但可能会产生竞争或者死锁现象。因此，在测试资源有限并且任务分解和调度算法不成熟的情况下，用软件...

评级：0 浏览量：94 收藏量：0 资源大小：279KB 上传时间：2020-11-07

EDA/PLD中的基于IP模块的PCI接口设计及FPGA实现 PCI局部总线不仅是目前最新的计算机总线，而且是一种兼容性最强、功能最全的计算机总线。它可同时支持多组外围设备，而且不受制于处理器，为CPU及高速外围设备提供高性能、高吞吐量、低延迟的数据通路。...

评级：0 浏览量：106 收藏量：0 资源大小：99KB 上传时间：2020-11-25

EDA/PLD中的可复用SPI模块IP核的设计与验证 本文介绍以可复用IP设计方法，设计串行外设接口SPI（Serial Peripheral Interface）模块IP核的思路，用Verilog语言实现，并经FPGA验证，通过TSMC（台湾集成电路制造公司）的0.25μm工艺生产线流水实现，完成预期功能...

评级：0 浏览量：185 收藏量：0 资源大小：115KB 上传时间：2020-12-10

EDA/PLD中的在Virtex-5 FPGA中使用CRC硬模块 　关键是接收模块要能区分无错消息和有错消息。检错有多种方法，其中大多数都是专门为此目的引入冗余位。数据通信中常用的检错方法包括奇偶码、汉明码和循环冗余校验(CRC)，其中CRC使用最广泛。 　CRC根据一个给定...

评级：0 浏览量：84 收藏量：0 资源大小：69KB 上传时间：2020-11-11

EDA/PLD中的EDA中的数据运算与处理模块SJYSCL的VHDL源程序 数据运算与处理模块SJYSCL的VHDL源程序 　来源:ks99

评级：0 浏览量：76 收藏量：0 资源大小：812KB 上传时间：2020-11-15

无线通信模块使用手册样本.doc 2. 无线通信模块的参数设置：TX_ADDR、TX_PLD、RX_DR、IRQ等参数的设置对无线通信模块的性能有重要影响。 3. 无线通信模块的工作模式：PRIM_RX、PRIM_TX、FIFO等工作模式对无线通信模块的性能和可靠性有重要影响。 4...

评级：0 浏览量：58 收藏量：0 资源大小：2.94MB 上传时间：2022-12-17

EDA/PLD中的具有64位数据检纠错功能的FPGA模块设计 摘要：星载计算机系统中电子器件容易受到空间环境电磁场的辐射和重粒子的冲击，从而导致器件运行出错，特别是存储器中数据容易出现错误，需要具有检纠错功能的电路模块对其进行纠正，以免造成严重的后果。...

评级：0 浏览量：92 收藏量：0 资源大小：206KB 上传时间：2020-11-09

EDA/PLD中的FPGA 简介 FPGA采用了逻辑单元阵列LCA（Logic Cell Array）这样一个新概念，内部包括可配置逻辑模块CLB（Configurable Logic Block）、输出输入模块IOB（Input Output Block）和内部连线（Interconnect）三个部分。...

评级：0 浏览量：187 收藏量：0 资源大小：49KB 上传时间：2020-12-09

EDA/PLD中的基于VHDL的MTM总线主模块有限状态机设计 摘要：为了能够更简洁严谨地描述MTM总线的主模块有限状态机的状态转换，同时减少FPGA芯片功耗，提高系统稳定性，文中在分析MTM总线结构和主模块有限状态机模型的基础上，基于VHDL语言采用"单进程"式对该有限状态机...

评级：0 浏览量：131 收藏量：0 资源大小：320KB 上传时间：2020-10-21

PLC和PLD之前的区别以及它们的联系 　PLC和PLD之前的区别以及它们的联系 　1、高可靠性；2、丰富的I/O接口模块；3、采用模块化结构；4、编程简单易学；5、安装简单，维修方便 　二、PLC的功能 　1、逻辑控制；2、定时控制；3、计数控制；4、步进...

评级：0 浏览量：124 收藏量：0 资源大小：53KB 上传时间：2021-01-19

EDA/PLD中的基于FPGA的BiSS协议光电编码器通信模块设计 引言 　位置编码器是工业自动控制中重要的反馈环节执行元件。位置编码器按工作方式分为绝对式和增量式两种。绝对位置式编码器的数据输出一般采用串行通信的方式[1]。位置编码器的通信速度，在一定程度上影响闭环...

评级：0 浏览量：323 收藏量：1 资源大小：248KB 上传时间：2020-11-11