EDA/PLD中的FPGA的并行多通道激励信号产生模块

引  言 　　并行测试的实现途径分为软件方式和硬件方式。用软件方式实现并行测试，关键是对测试任务的分解和调度，但可能会产生竞争或者死锁现象。因此，在测试资源有限并且任务分解和调度算法不成熟的情况下，用软件实现并行测试会很困难。用硬件方式实现并行测试时，需要通过提供充足的测试资源来满足并行测试的需求，而并行测试过程中激励资源不足同样会造成任务分解和调度难度增加，甚至导致竞争和死锁，影响并行测试实现。因此，对多通道并行激励信号的需求也是影响并行测试的关键因素。 　　1  并行测试技术 　　并行测试技术是把并行技术引入测试领域中，可以较好地完成同时对多个被测对象(UUT)任务进行测试的一种先进 并行测试技术是一种高效能的测试方法，它将并行计算的概念应用于测试领域，以便同时对多个被测单元（UUT）进行测试。这在测试资源有限和任务调度算法不成熟的情况下，相比于软件实现，硬件实现更具有优势，因为硬件可以提供足够的测试资源，避免竞争和死锁问题。在并行测试中，多通道并行激励信号的产生是关键，如果激励资源不足，会增加任务分解和调度的复杂性，可能导致并行测试的实施受阻。 FPGA（Field-Programmable Gate Array）在EDA（电子设计自动化）/PLD（可编程逻辑器件）中扮演重要角色，特别是在构建并行多通道激励信号产生模块方面。设计通常使用如Altera公司的EP2C35这样的高性能FPGA，其中包含嵌入式软核如Nios II，用于整个系统的控制，还包括波形产生控制器和PCI控制器等组件。 多通道波形产生模块由四个子模块组成：波形产生控制、信号产生、同步电路和调理输出。波形产生部分基于DDS（直接数字合成）技术，DDS能够生成具有高纯度频谱、高稳定性和快速切换的波形，同时允许对频率、相位和幅度进行精确调整。在设计中，通常会选用如AD9854这样的DDS芯片来实现这些功能。模块的每个通道都是独立的，可以在不影响其他通道的情况下启动或停止输出，并且可以配置同步通道的数量和它们之间的信号关系，以满足同步激励的需求。 波形产生控制器是模块的核心，负责信号产生控制、增益控制和同步控制。它由异步FIFO、同步逻辑和信号产生与调理输出组成。异步FIFO用于在不同时钟域之间缓冲数据，同步逻辑确保多通道的同步操作，而信号产生控制字和增益控制字则控制信号的产生和输出调理。 在实现上，异步FIFO包括读写时钟信号、请求信号、数据输入/输出和空/满标志位，以协调不同速率的通信。同步逻辑则确保通道在闲置、异步或同步工作模式下正确协调。通过这种方式，FPGA可以有效地产生并管理多通道的并行测试激励信号，以实现高效的并行测试。 FPGA在EDA/PLD中的并行多通道激励信号产生模块是并行测试技术的重要组成部分，它通过硬件实现的方式克服了软件实现可能面临的挑战，提供了灵活、高效的测试解决方案，对于提高测试效率、降低成本以及增强武器装备的维护保障能力具有显著价值。