没有合适的资源?快使用搜索试试~ 我知道了~
模块是Verilog 的基本描述单位,用于描述某个设计的功能或结构及其与其他模块通信的外部端口。一个设计的结构可使用开关级原语、门级原语和用户定义的原语方式描述; 设计的数据流行为使用连续赋值语句进行描述; 时序行为使用过程结构描述。一个模块可以在另一个模块中使用。 一个模块的基本语法如下:module module_name (port_list);Declarations:reg, wire, parameter, input, output, inout, function, task, . . . Statements:Initial statementAlways statemen
资源推荐
资源评论
资源评论
weixin_38563871
- 粉丝: 1
- 资源: 959
上传资源 快速赚钱
- 我的内容管理 展开
- 我的资源 快来上传第一个资源
- 我的收益 登录查看自己的收益
- 我的积分 登录查看自己的积分
- 我的C币 登录后查看C币余额
- 我的收藏
- 我的下载
- 下载帮助
最新资源
- 基于python实现的,利用树莓派的GPIO端口控制输出汉字到点阵LED屏上
- 基于Solidworks、Matlab Simulink、COMSOL的倒立摆协同仿真资料
- 单片机电子设计项目参考资料基于PLL信号发生器的设计论文资料(仅论文)
- 16957123401091706567347925721090.zip
- 汇编语言实现对加密的字符串进行解密
- 基于WebGIS的地图发布系统设计与实现
- Java基于遗传算法的自动排课系统源码.zip
- 单片机电子设计项目参考资料基于IGBT的变频电源设计论文资料(仅论文)
- 单片机电子设计项目参考资料基于GSM短信模块的家庭防盗报警系统论文资料(仅论文)
- tensorflow-1.5.0-cp27-cp27m-win-amd64.whl
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功