在FPGA上采用Verilog语言实现URAT

preview
共3个文件
v：3个
UART
Verilog
需积分: 10 3 下载量 139 浏览量 2018-04-08 09:04:56 上传 评论 收藏 3KB RAR 举报
zhongjianyy
  • 粉丝: 0
  • 资源: 2
上传资源 快速赚钱
voice
center-task 前往需求广场，查看用户热搜

相关推荐

rar

使用verilog实现基于FPGA的UART串口收发模块

使用verilog实现基于FPGA的串口收发模块，可在模块内部更改波特率，收发通道独立
rar

基于FPGA的UART接口设计

基于xilinx公司的KC705开发板，设计了一套基于FPGA的UART接口，亲测收发无误
v

基于FPGA控制UART串口接收和发送

基于FPGA控制UART串口接收和发送。可以设定任意时钟频率（大于串口波特率）和串口波特率，采用valid和ready握手翻转有效，稳定性好，相位自动调节。
zip

UART收发完整verilog代码

经测试可以正确收发，而且用比较少的资源实现，非诚适合在小芯片或者资源比较少的开发芯片上设计与实现！
star 4星 · 用户满意度95%
zip

用于FPGA的Verilog语言选择器

用于FPGA的Verilog语言选择器 内涵引脚图
zip

用于FPGA的Verilog语言电子音乐

用于FPGA的Verilog语言电子音乐 内涵引脚图
sv

DDS基于Verilog语言实现

代码默认的输入时钟是50MHZ，freq_wave直接输入想要产生的波形的频率即可，单位是HZ。输出时钟是输出数据的同步时钟，用于同步采样DDS输出的数据，当然也可以不理会这个时钟，使用异步采样。
lso

使用Verilog语言实现比较器

关于计算机组成原理，
zip

用于FPGA的Verilog语言的电子表

用于FPGA的Verilog语言的电子表 内涵引脚图
rar

uart.rar_FPGA UART verilog_fpga uart verilog_uart_uart fpga_ver

一个用verilog实现的fpga上的uart接口模块，包括测试模块和实体，并实现了输出接口和状态接口。
rar

UART协议的verilog实现

采用verilog实现的UART协议，仿真通过，并能够通过FPGA实现。非常好！！！
star 5星 · 资源好评率100%
zip

基于FPGA-VERILOG语言的DS18B20温度检测带上位机UART串口控制

基于FPGA-VERILOG语言的DS18B20温度检测，电脑串口可控制：开关数码管、开关温度转换、设置温度报警范围、开关温度报警、上传当前测量的温度值（转换前与转换后），另外不用串口控制也可以用六位数码管直接显示当前...
star 3星 · 编辑精心推荐
rar

uart.rar_fpga uart_uart fpga_uart verilog

uart串口FPGA实现示例 example
zip

用于FPGA的Verilog语言交通灯

用于FPGA的Verilog语言交通灯 内涵引脚图
zip

FPGA中Verilog语言实现生成三角波

使用Verilog编程实现FPGA生成三角波，可以用作PWM信号的载波信号，开发工具是quartus II 11
v

用Verilog 语言实现alu的设计

Verilog HDL是一种硬件描述语言（HDL:Hardware Description Language），以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。 Verilog HDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由Gateway Design Automation公
rar

用Verilog（FPGA）实现USB源代码

用Verilog（FPGA）实现USB从机控制的源代码
star 4星 · 用户满意度95%
application/x-rar

FPGA用Verilog编写的uart接口，包括发送和接收

FPGA用Verilog编写的uart接口，包括发射和接收
star 3星 · 编辑精心推荐
rar

FPGA实现UART代码.rar

Altera FPGA实现UART功能VERILOG代码,供大家学习使用。 RX收到的自动转TX发出，需要的可以自行修改收发功能。
zip

UART-master.zip_fpga uart_uart_uart fpga_uart verilog

FPGA Based UART in Verilog
zip

Verilog HDL设计UART串口读写测试FPGA逻辑Quartus工程文件.zip

Verilog HDL设计UART串口读写测试FPGA逻辑Quartus工程文件，通过串口接收PC发送的字符然后将收到的字符发送给PC，FPGA型号Cyclone4E系列中的EP4CE10F17C8，Quartus版本18.0。 module uart_top( input sys_clk, //...
star 5星 · 资源好评率100%
rar

uart_rx.rar_fpga uart verilog_uart verilog fpga_uart_rx_universa

Tcode is in VERILOG HDL (Hardware description language) code is of UART (universal asynchronous receiver&transmitter) receiver . its objective is to accept serial data from port of computer and allow
text/x-c

FPGA/cpld Verilog语言DDS

MCU控制FPGA/cpld产生步进为1Hz的正弦波，FPFA晶振频率为50M,最多产生10M
star 3星 · 编辑精心推荐
v

AD7606，Verilog实现，FPGA

8通道，16位AD转换芯片AD7606使用Verilog实现，调试完成，可用
star 3星 · 编辑精心推荐
application/x-rar

FPGA实现DSP的Verilog示例

FPGA实现DSP的Verilog示例，很不错哦，值得学习的
star 4星 · 用户满意度95%
rar

数字水印技术的FPGA实现（Verilog）

第二届全国大学生集成电路创新创业大赛NCICC 题目 数字水印技术，有完整的代码及说明文档，具有参考价值
zip

FPGA实现流水灯Verilog代码

使用Verilog编写的FPGA流水灯程序，软件为ISE
rar

UART.rar_FPGA 串口通信_fpga uart_fpga uart verilog_uart verilog code

用FPGA开发的串口通信的程序，代码是用verilog编写的，希望对大家有用！