下载 >  课程资源 >  专业指导 > 用VHDL实现的4位和8位全加器以及8位寄存器

用VHDL实现的4位和8位全加器以及8位寄存器 评分:

用VHDL实现的4位和8位全加器以及8位寄存器 这是源文件,直接用就可以
2009-02-06 上传大小:903KB
分享
收藏 举报

评论 共4条

qq_40710984 可以直接用很好
2018-12-08
回复
liaoliang3210 还不错,可以直接用!
2013-04-08
回复
oliuxingyuchen 还不错,可是不符合我们的实验要求。
2012-10-22
回复
hen921239 可以直接使用 很方便
2011-11-07
回复
分别使用原理图和VHDL语言输入方法设计8位全加器

利用EDA-Ⅴ型实验箱,硬件描述语言(VHDL),及MAX-PLUSⅡ软件设计简单的8位全加器,实现功能说明中的要求。

立即下载
vhdl实现8位全加器(循环/不循环)

vhdl实现的8位全加器(循环/不循环)vhdl做的一个小玩意

立即下载
8位全加器,verilog实现

8位全加器,实现加法减法。sub为0做加法,sub为1做减法

立即下载
VHDL8位加法器(含test_bench)

用VHDL语言描述的8位加法器,还包含一个test_bench。

立即下载
实现八位全加器

实现八位全加器功能,是很重要的的c语言代码。

立即下载
带进位的8位加法器的 vhdl程序描述

带进位的8位全加器的 vhd程序 这是源代码 验证无误

立即下载
8位二进制计数器vhdl源程序及原理图

8位二进制计数器vhdl源程序及原理图,波形,源代码。

立即下载
8 位 CPU vhdl实现(含全部源代码)

我是2014级复旦的研究生。这是一个8位的CPU设计VHDL实现。本CPU基于RISC架构,实现了cpu的基本功能如:加减乘除运算,跳转等。此外,里面有一个17位的ROM区,是存储指令的。你可以写出一段17位的指令代码,并放入ROM区,该CPU即可自动运行出结果。压缩包里是源代码和我们当时的设计要求。本源代码的最后调试时在地址0--17是放入的斐波纳契数字(Fibonacci Numbers)指令。通过modelsim仿真即可看到结果。

立即下载
用VHDL语言编写的8位加法器的代码

里面是用VHDL语言编写的8位加法器的代码

立即下载
multisim13八位全加器

设计总体分为两部分,一部分为8位二进制数的输入和储存电路,另一部分则为8位二进制的计算和输出的电路。模块大致由加数的输入,加法运算和运算结果的显示组成,其中两个8位二进制的数据从存储器传向运算器时,它们之间的电路由时钟信号进行控制。

立即下载
功能部件设计

用Verilog语言编写,实现全加器(1位、4位、8位、16位、32位),使能寄存器,运算器

立即下载
VHDL语言编写4位加法器

VHDL设计的一个4位二进制加法器,实现两个4位二进制数相加

立即下载
4 级流水方式的8 位全加器

4 级流水方式的8 位全加器

立即下载
使用一位全加器做四位全加器

使用VHDL编写一位全加器,再使用一位全加器做成四位全加器的代码

立即下载
verilog8位寄存器

verilog初学者设计8位寄存器,提供verilog源代码,里面不含仿真文件。

立即下载
8位带符号二进制加法器(verilog)

设计带符号位的 8 位加法器电路,每个加数的最高位为符号位,符号位‘1’ 表示-,符号位‘0’表示+

立即下载
VHDL8位全加器

例化实现VHDL 8位全加器 例化实现VHDL 8位全加器

立即下载
8位ALU运算器(VHDL语言)

(1)按照实验要求设计简单ALU,能执行8种操作,分别为: 1)加、减、增1、减1等4种8位算术运算; 2)与、或、非、异或等4种8位逻辑运算。 实现上,可以用一位M 作为进行算术运算或逻辑运算的控制位,M=0 时进行算术运算,M=1 时进行逻辑运算。另外用2位来表示4种操作。 (2)实现一些基本的PSW标志位: 1)进位/借位的输出标志位C; 2) 运算结果为零的输出标志位Z; 3) 运算结果为溢出的输出标志位V; 4) 运算结果为负数的输出标志位N。 (3)加减必须用最基本的1位全加器fa作为基础,可以采用直接由8次1位运算得到8位的操作;也可以先构造4位加法器,再进一步实现8位加减运

立即下载
verilog写的8位加法器

verilog写的8位加法器,测试可用,完整程序,立马验证

立即下载
vhdl或verilog语言设计一个8位的具有28条指令的CPU模型机系统。

(1)按给定的数据格式和指令系统,运用“计算机原理”课程学得的知识,在所提供的器件范围内,用vhdl或verilog语言设计一个8位的具有28条指令的CPU模型机系统。 (2)所设计出的计算机的系统的完整逻辑图,整理出设计报告。 (3)要求设计出的计算机系统尽量为最佳方案,有可能的话,尽可能增加其功能。

立即下载

热点文章

img

spring mvc+mybatis+mysql+maven+bootstrap 整合实现增删查改简单实例.zip

资源所需积分/C币 当前拥有积分 当前拥有C币
5 0 0
点击完成任务获取下载码
输入下载码
为了良好体验,不建议使用迅雷下载
img

用VHDL实现的4位和8位全加器以及8位寄存器

会员到期时间: 剩余下载个数: 剩余C币: 剩余积分:0
为了良好体验,不建议使用迅雷下载
VIP下载
您今日下载次数已达上限(为了良好下载体验及使用,每位用户24小时之内最多可下载20个资源)

积分不足!

资源所需积分/C币 当前拥有积分
您可以选择
开通VIP
4000万
程序员的必选
600万
绿色安全资源
现在开通
立省522元
或者
购买C币兑换积分 C币抽奖
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
为了良好体验,不建议使用迅雷下载
确认下载
img

资源所需积分/C币 当前拥有积分 当前拥有C币
3 0 0
为了良好体验,不建议使用迅雷下载
VIP和C币套餐优惠
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
您的积分不足,将扣除 10 C币
为了良好体验,不建议使用迅雷下载
确认下载
下载
您还未下载过该资源
无法举报自己的资源

兑换成功

你当前的下载分为234开始下载资源
你还不是VIP会员
开通VIP会员权限,免积分下载
立即开通

你下载资源过于频繁,请输入验证码

您因违反CSDN下载频道规则而被锁定帐户,如有疑问,请联络:webmaster@csdn.net!

举报

  • 举报人:
  • 被举报人:
  • *类型:
    • *投诉人姓名:
    • *投诉人联系方式:
    • *版权证明:
  • *详细原因: