没有合适的资源？快使用搜索试试~
我知道了~
文库首页
课程资源
嵌入式
verilog hdl寄存器堆设计
verilog hdl寄存器堆设计
共1个文件
v：1个
verilog
寄存器堆
组合电路
需积分: 50
79 下载量
51 浏览量
2015-11-09
20:17:00
上传
评论
2
收藏
2KB
ZIP
举报
温馨提示
立即下载
verilog hdl 设计寄存器堆，采用译码器、寄存器、数据选择等组合电路
资源推荐
资源详情
资源评论
[FPGA]Verilog实现寄存器LS374 fpga开发.pdf
浏览：55
5星 · 资源好评率100%
[FPGA]Verilog实现寄存器LS374 fpga开发.pdf
计算机原理与设计：Verilog HDL版 李亚民著
浏览：139
5星 · 资源好评率100%
本教科书讲述计算机原理、计算机设计以及如何用Verilog HDL实现设计。主要内容包括:计算机基础知识及性能评价方法;数字电路及Verilog HDL简介;计算机加、减、乘、除及开方的各种算法（包括Wallace Tree快速乘法器和Newton-Raphson及Goldschmidt除法和开方算法）及其VerilogHDL实现;指令系统结构和ALU及多端口寄存器堆的 Verilog HDL 设
Verilog寄存器堆的实现代码
浏览：78
Verilog寄存器堆的实现代码
6-Verilog HDL寄存器与计数器设计.7z
浏览：43
寄存器与计数器描述，Verilog HDL，Vivado仿真。
寄存器堆设计.zip
浏览：17
杭电计组实验Verilog文件
计算机组成原理寄存器堆设计实验
浏览：155
1. 学习使用Verilog HDL语言进行时序电路的设计方法 2. 掌握灵活运用Verilog HDL语言进行行为级语言描述的技巧和方法; 3. 学习寄存器堆的数据传送和读写工作原理,掌握寄存器堆的设计方法.
通用寄存器组设计(VHDL)
浏览：26
5星 · 资源好评率100%
按照题目要求设计一个通用寄存器组的逻辑，决定外部的端口（名称、有效电平）和内部各元件的连接，画出系统框图和逻辑图，设计仿真数据，用VHDL编程和仿真。 1．16位寄存器 功能要求：同步并行置数，异步复位（清零），三态输出，片选信号，读/写控制。 2．地址译码器 功能要求：3-8译码器。
串口 UART Verilog 源代码(三个）
浏览：115
前段时间要用的，在这里没找到，代码都是网上找来的，一共有三个实现代码，很有用噢。 我自己改进了一个下次再发吧 网上 , 源代码
通用寄存器组
浏览：38
通用寄存器组，完成对输入字符的存储并输出
verilog8位寄存器
浏览：149
3星 · 编辑精心推荐
verilog初学者设计8位寄存器，提供verilog源代码，里面不含仿真文件。
设计与验证——verilog hdl
浏览：130
设计与验证——verilog hdl 是EDA先锋工作室的文档，是清晰版的 这本书虽然比较薄，但是相当精辟，讲解的也很深入，很多概念看了这本书有种豁然开朗的感觉，呵呵。
《设计与验证verilog hdl》
浏览：35
5星 · 资源好评率100%
一本很好的学习verilog hdl的教材，内容精简，易懂。
verilog语言设计序列检测器和双向移位寄存器
浏览：7
verilog语言设计序列检测器和双向移位寄存器
基于verilog hdl通信系统设计
浏览：54
5星 · 资源好评率100%
verilog hdl 与通信系统基础知识相结合
用Verilog 语言实现alu的设计
浏览：5
Verilog HDL是一种硬件描述语言（HDL:Hardware Description Language），以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。 Verilog HDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由Gateway Design Automation公
寄存器堆实验
浏览：156
本次实验要求掌握触发器的基本原理，掌握寄存器和寄存器堆的组成原理。
Verilog HDL 写的32位锁存寄存器
浏览：74
32位带锁存移位寄存器，小程序，希望对大家有用；
设计一个通用寄存器组，16位的寄存器。（含报告）
浏览：182
5星 · 资源好评率100%
设计一个通用寄存器组，满足以下要求： ①通用寄存器组中有4个16位的寄存器。 ②当复位信号reset=0时，将通用寄存器组中的4个寄存器清零。 ③通用寄存器组中有1个写入端口，当DRWr=1时，在时钟clk的上升沿将数据总线上的数据写入DR[1..0]指定的寄存器。 ④通用寄存器组中有两个读出端口，由控制信IDC控制，分别对应算术逻辑单元的A口和B口。IDC=0选择目的操作数；IDC=1选择源操作
Verilog HDL实现各类数字电路的教程
浏览：34
内容简介计算机基础知识及性能评价方法；数字电路及veriloghdl简介；计算机加、减、乘、除及开方的各种算法(包括wallacetree快速乘法器和newton-raphson及goldschmidt除法和开方算法)及其veriloghdl实现；指令系统结构和alu及多端口寄存器堆的veriloghdl设计；单周期、多周期和流水线cpu的veriloghdl设计；精确中断和异常处理及其电路实现；
clock_shiyan.zip_verilog hdl_数字时钟_数电设计_数电课程_数电课程设计
浏览：138
5星 · 资源好评率100%
数电课程设计，数字时钟，基于Quartus II设计
Verilog HDL设计练习进阶.rar_VERILOG 资料_asi_hdl_verilog hdl_verilog 练习
浏览：15
初学verilog HDL时 找的好资料 大家共享
基于verilog_hdl的电风扇设计.pdf
浏览：83
5星 · 资源好评率100%
基于verilog_hdl的电风扇设计.pdf基于verilog_hdl的电风扇设计.pdf基于verilog_hdl的电风扇设计.pdf基于verilog_hdl的电风扇设计.pdf基于verilog_hdl的电风扇设计.pdf基于verilog_hdl的电风扇设计.pdf基于verilog_hdl的电风扇设计.pdf基于verilog_hdl的电风扇设计.pdf基于verilog_hdl的电风
verilog hdl设计与实战 全26讲 视频教程.txt
浏览：158
verilog hdl设计与实战 全26讲 视频教程
verilog hdl数字设计与综合(第二版)_fpga_verilog_
浏览：159
verilog hdl数字设计与综合(第二版)
基于verilog hdl的电风扇设计.doc
浏览：112
基于verilog hdl的电风扇设计.doc
verilog hdl数字系统设计及仿真—光盘资料，作者于斌
浏览：138
3星 · 编辑精心推荐
资料中含有的是书籍《 verilog hdl数字系统设计及仿真》中的所有代码，方便学习者使用quartus II和modelsim联调进行功能和时序仿真。 其中不仅包括常见功能电路的HDL模型代码，如锁存器与触发器、编码器与译码器、寄存器、计数器、分频器、乘法器、存储单元。 同时还有完整设计实例的代码，如异步FIFO、三角函数计算器、简易cpu模型的全部verilog代码。
MCDF.zip_MCDF verilog_forgotten87z_mcdf_mcdf设计_verilog hdl
浏览：104
5星 · 资源好评率100%
设计一个多动能选择器，完整verilog代码
verilog hdl语言设计的m序列代码
浏览：64
需要代码的可以过来看看 verilog hdl初学者可以很好的使用 希望对你们有所帮助
收起资源包目录
regfiles.zip
（1个子文件）
regfiles.v
12KB
共 1 条
1
评论
收藏
内容反馈
立即下载
资源评论
资源反馈
评论星级较低，若资源使用遇到问题可联系上传者，3个工作日内问题未解决可申请退款~
联系上传者
评论
gxhzoe
粉丝: 38
资源:
1
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场，查看用户热搜
最新资源
nginx安装部署所需要的文件模板
nginx安装部署所需要的文件模板
KCN-PPT(latex版本)
a2_1.apk
MFC自定滑动条最终效果
自动驾驶-感知技术-车道线检测中的坐标系转换.pdf
2024软件安全测试.doc
基于ros的人脸追踪，下位机采用stm32,舵机云台
IB76PMDS-ME-F2-UPDATE
基于STM32的OLED驱动函数和工程文件模板（四针脚和七阵脚）
资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！
点击此处反馈
安全验证
文档复制为VIP权益，开通VIP直接复制
信息提交成功
