下载 >  开发技术 >  其它 > vhdl或verilog语言设计一个8位的具有28条指令的CPU模型机系统。

vhdl或verilog语言设计一个8位的具有28条指令的CPU模型机系统。 评分:

(1)按给定的数据格式和指令系统,运用“计算机原理”课程学得的知识,在所提供的器件范围内,用vhdl或verilog语言设计一个8位的具有28条指令的CPU模型机系统。 (2)所设计出的计算机的系统的完整逻辑图,整理出设计报告。 (3)要求设计出的计算机系统尽量为最佳方案,有可能的话,尽可能增加其功能。
2017-08-13 上传大小:1.21MB
分享
收藏 (6) 举报
计算机组成原理八位运算器的设计

简单的Verilog语言编写的八位运算器,实现加减与或 移位 自增自减等运算,可以判断结果是否为0,是否有进位。仿真波形图为没加仅为检测之前的,运行环境MaxPlus。写的不好,求轻喷

立即下载
verilog8位寄存器

verilog初学者设计8位寄存器,提供verilog源代码,里面不含仿真文件。

立即下载
8位带符号二进制加法器(verilog

设计带符号位的 8 位加法器电路,每个加数的最高位为符号位,符号位‘1’ 表示-,符号位‘0’表示+

立即下载
verilog编写的8位移位寄存器

此程序是用verilog语言编写的8位移位寄存器,已经通过了验证!

立即下载
8位verilog乘法器

8位verilog乘法器,简单易懂,采用移位相加的方法写成!

立即下载
基于verilog语言8位CPU设计

这是一个简单的8位CPU设计,基于verilog HDL 语言, 在一个模版上进行修改得到的版本,适合于初学者学习使用

立即下载
一个8位运算器的设计(Verilog代码和testbench)

一个简单8位运算器的设计,含有Verilog代码和testbench,可以直接在modelsim中出波形

立即下载
8 位 CPU vhdl实现(含全部源代码)

我是2014级复旦的研究生。这是一个8位的CPU设计VHDL实现。本CPU基于RISC架构,实现了cpu的基本功能如:加减乘除运算,跳转等。此外,里面有一个17位的ROM区,是存储指令的。你可以写出一段17位的指令代码,并放入ROM区,该CPU即可自动运行出结果。压缩包里是源代码和我们当时的设计要求。本源代码的最后调试时在地址0--17是放入的斐波纳契数字(Fibonacci Numbers)指令。通过modelsim仿真即可看到结果。

立即下载
8位乘法器,用verilog语言编写

用verilog语言编写的8位乘法器,完成了8位二进制的整数乘法,供大家参考

立即下载
8位ALU运算器(VHDL语言

(1)按照实验要求设计简单ALU,能执行8种操作,分别为: 1)加、减、增1、减1等4种8位算术运算; 2)与、或、非、异或等4种8位逻辑运算。 实现上,可以用一位M 作为进行算术运算或逻辑运算的控制位,M=0 时进行算术运算,M=1 时进行逻辑运算。另外用2位来表示4种操作。 (2)实现一些基本的PSW标志位: 1)进位/借位的输出标志位C; 2) 运算结果为零的输出标志位Z; 3) 运算结果为溢出的输出标志位V; 4) 运算结果为负数的输出标志位N。 (3)加减必须用最基本的1位全加器fa作为基础,可以采用直接由8次1位运算得到8位的操作;也可以先构造4位加法器,再进一步实现8位加减运

立即下载
verilog写的8位加法器

verilog写的8位加法器,测试可用,完整程序,立马验证

立即下载
8位全加器,verilog实现

8位全加器,实现加法减法。sub为0做加法,sub为1做减法

立即下载
计算机组成原理 8位实验CPU设计与实现

1. 深入掌握CPU的工作原理,包括ALU、控制器、寄存器、存储器等部件的工作原理; 2. 熟悉和掌握指令系统的设计方法,并设计简单的指令系统; 3. 理解和掌握小型计算机的工作原理,以系统的方法建立起整机概念; 4. 理解和掌握基于VHDL语言和TEC-CA硬件平台设计模型机的方法。 二、设计要求   参考所给的16位实验CPU的设计与实现,体会其整体设计思路,并理解该CPU的工作原理。在此基础上,对该16位的实验CPU(称为参考CPU)进行改造,以设计得到一个8位的CPU。总的要求是将原来16位的数据通路,改成8位的数据通路,总的要求如下: 将原来8位的OP码,改成4位的OP码; 将原来

立即下载
设计一个通用寄存器组,16位的寄存器。(含报告)

设计一个通用寄存器组,满足以下要求: ①通用寄存器组中有4个16位的寄存器。 ②当复位信号reset=0时,将通用寄存器组中的4个寄存器清零。 ③通用寄存器组中有1个写入端口,当DRWr=1时,在时钟clk的上升沿将数据总线上的数据写入DR[1..0]指定的寄存器。 ④通用寄存器组中有两个读出端口,由控制信IDC控制,分别对应算术逻辑单元的A口和B口。IDC=0选择目的操作数;IDC=1选择源操作数。 ⑤设计要求层次设计。底层的设计实体有3个:通用寄存器组数据输入模块包括4个16位寄存器,具有复位功能和允许写功能;一个4选1多路开关,负责选择寄存器的读出。一个2路数据分配器实现数据双端口输出,

立即下载
精简指令集的8位CPU的verilog源代码

verilog设计的精简指令集8位CPU源代码,里面有验证平台,以及后端DC的综合报告,门级网表,以及覆盖率报告。

立即下载
vhdl实现的8位全加器(循环/不循环)

vhdl实现的8位全加器(循环/不循环)vhdl做的一个小玩意

立即下载
8位二进制计数器vhdl源程序及原理图

8位二进制计数器vhdl源程序及原理图,波形,源代码。

立即下载
基于FPGA的8位数码管扫描显示电路设计

基于FPGA的8位数码管扫描显示电路设计,基于FPGA的8位数码管扫描显示电路设计

立即下载
VHDL语言8位ALU设计

用VHDL语言,模块化设计方式,实现8位运算器单元ALU的设计。

立即下载
基于MIPS指令集的32位CPU设计与Verilog语言实现_流水线CPU

用Verilog语言设计的流水线CPU,资源里包含了源代码及流水线CPU结构图,与大家分享下。

立即下载

热点文章

img

spring mvc+mybatis+mysql+maven+bootstrap 整合实现增删查改简单实例.zip

资源所需积分/C币 当前拥有积分 当前拥有C币
5 0 0
点击完成任务获取下载码
输入下载码
为了良好体验,不建议使用迅雷下载
img

vhdl或verilog语言设计一个8位的具有28条指令的CPU模型机系统。

会员到期时间: 剩余下载个数: 剩余C币: 剩余积分:0
为了良好体验,不建议使用迅雷下载
VIP下载
您今日下载次数已达上限(为了良好下载体验及使用,每位用户24小时之内最多可下载20个资源)

积分不足!

资源所需积分/C币 当前拥有积分
您可以选择
开通VIP
4000万
程序员的必选
600万
绿色安全资源
现在开通
立省522元
或者
购买C币兑换积分 C币抽奖
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
为了良好体验,不建议使用迅雷下载
确认下载
img

资源所需积分/C币 当前拥有积分 当前拥有C币
1 0 0
为了良好体验,不建议使用迅雷下载
VIP和C币套餐优惠
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
您的积分不足,将扣除 10 C币
为了良好体验,不建议使用迅雷下载
确认下载
下载
您还未下载过该资源
无法举报自己的资源

兑换成功

你当前的下载分为234开始下载资源
你还不是VIP会员
开通VIP会员权限,免积分下载
立即开通

你下载资源过于频繁,请输入验证码

您因违反CSDN下载频道规则而被锁定帐户,如有疑问,请联络:webmaster@csdn.net!

举报

  • 举报人:
  • 被举报人:
  • *类型:
    • *投诉人姓名:
    • *投诉人联系方式:
    • *版权证明:
  • *详细原因: