没有合适的资源？快使用搜索试试~
我知道了~
文库首页
课程资源
专业指导
移位相加型8位乘法器
移位相加型8位乘法器
Verilog
4星
· 超过85%的资源
需积分: 50
26 下载量
170 浏览量
2012-11-23
14:26:29
上传
评论
2
收藏
156KB
DOC
举报
温馨提示
立即下载
采用Verilog语言设计的移位相加型8位硬件乘法器小论文
资源推荐
资源评论
基于FPGA的8位移位相加型硬件乘法器的设计.pdf
浏览：8
5星 · 资源好评率100%
基于FPGA的8位移位相加型硬件乘法器的设计.pdf
用移位加法器实现8位乘法器（分模块）
浏览：35
5星 · 资源好评率100%
通过控制模块、数据选择模块、加法器模块、移位模块、锁存模块和上层实体实现，有详细注释
移位相加8位硬件乘法器电路设计
浏览：47
学习移位相加 8 位硬件乘法器电路设计；VHDL
移位相加实现乘法
浏览：156
移位相加实现乘法,简单容易懂
移位相加8位硬件乘法器的 VHDL实现
浏览：43
5星 · 资源好评率100%
移位相加8位硬件乘法器的 VHDL代码实现
移位相加乘法器的verilog HDL设计代码
浏览：2
从被乘数的最低位开始判断，若为1，则乘数左移i（i=0,1...(WIDTH-1)）位后，与上一次和相加；若为0，则乘数左移i位后，以0相加。直至被乘数的最高位。
8位verilog乘法器
浏览：146
5星 · 资源好评率100%
8位verilog乘法器，简单易懂，采用移位相加的方法写成！
fpga 8位乘法器 verilog HDL 源代码
浏览：127
fpga 8位乘法器 verilog HDL 源代码；带有tstbench文件
verilog CPU 源代码 之 8位乘法器
浏览：29
3星 · 编辑精心推荐
verilog CPU 源代码 硬件实现 8位乘法器 ， 高级算法，快速而小巧！ 硬件更需要算法！
8位乘法器,用verilog语言编写
浏览：117
4星 · 用户满意度95%
用verilog语言编写的8位乘法器，完成了8位二进制的整数乘法，供大家参考
基于veillog语言的移位相加乘法器
浏览：164
基于veillog的移位相加乘法器，有左移，右移，求和，控制构成
学会VHDL电子设计流程 4位乘法器的设计
浏览：42
四位二进制乘法采用移位相加的方法。即用乘数的各位数码，从高位开始依次与被乘数相乘，每相乘一次得到的积称为部分积，将第一次得到的部分积左移一位并与第二次得到的部分积相加，将加得的和左移一位再与第三次得到...
四位并行乘法器加法器
浏览：48
5星 · 资源好评率100%
用VHDL语言编写的四位并行乘法器，四位并行加法器
EDA.rar_8位乘法器_EDA_EDA 乘法器_乘法器_移位器eda
浏览：172
5星 · 资源好评率100%
移位相加8位硬件乘法器电路设计,该乘法器是由8位加法器构成的以时序方式设计的8位乘法器。
8位乘法器的设计
浏览：58
设计并调试好一个8位乘法器，并用MAX+plus II实验开发系统进行系统仿真。这里的设计思路是由8位加法器构成的以时序逻辑方式设计的8位乘法器。
verilog 4位乘法器
浏览：17
Verilog 4位乘法器设计实现4位二进制数的乘法运算
浮点数乘法器，verilog
浏览：173
4星 · 用户满意度95%
浮点数乘法器,verilog,可直接综合
8位乘法器的毕业设计
浏览：96
5星 · 资源好评率100%
本课题的设计来源是基于标准硬件描述语言（Very High Speed Integrated Circuit Hardware Description Language,VHDL）及MAX + Plus II(Multiple Array Matrix ...用于实现8位移位相加乘法器的乘法运算功能。
jiajianchengchu.rar_移位相加
浏览：113
4.移位相加式十进制硬件乘法器电路， 要求：输入两个1位十进制数，利用移位相加法计算它们的乘积，显示乘数、被乘数和积。
四位乘法器VHDL程序
浏览：70
四位乘法器VHDL程序四位乘法器VHDL程序
mul.rar_64位 乘法器_64位乘法器_64位加法器_VHDL 乘法器_查找表乘法器
浏览：195
加法器树乘法器结合了移位相加乘法器和查找表乘法器的优点。它使用的加法器数目等于操作数位数减 1 ，加法器精度为操作数位数的2倍，需要的与门数等于操作数的平方。 因此 8 位乘法器需要7个15位加法器和64个与门
8*8 Verilog乘法器
浏览：129
包括流水线，用一个移位寄存器和一个加法器就能完成乘以 3 的操作。但是乘以 15 时就需要 3 个移位寄存器和 3 个加法器（当然乘以 15 可以用移位相减的方式）。 有时候数字电路在一个周期内并不能够完成多个变量同时...
阵列乘法器——组成原理课程设计
浏览：67
乘法器的常规设计是适用“串行移位”和“并行加法”相结合的方法，这种方法并不需要很多器件。然而串行方法毕竟太慢，执行一次乘法的时间至少是执行一次加法时间的n倍，不能满足科学技术对高速乘法所提出的要求。...
八位二进制乘法器.zip
浏览：93
用移位相加的方法设计一个8位二进制串行乘法器。基于EP4CE1022C8芯片，于Quartus Ⅱ 13.1中实现。包含仿真文件，上板子验证成功。此为西电EDA课设大作业，实验报告见博客，仅供参考。
MULT8.rar_移位相加
浏览：61
用移位相加的算法实现了8位乘法器，文档包含程序，并有详细分析过程
Verilog 16位乘法器
浏览：149
4星 · 用户满意度95%
通过移位相加的方法，实现两个16位二进制数据的相乘。经过测试，能够得到正确的结果。
python大作业 含爬虫、数据可视化、地图、报告、及源码（整和为一个文件）（2014-2020全国各地区原油加工量）.rar
浏览：130
5星 · 资源好评率100%
（含源码及报告）本程序分析了自2014年到2020年每年我国原油加工的产量，并且分析了2019年全国各地区原油加工量，含饼状图，柱状图，折线图，数据在地图上显示。运行本程序需要requests、bs4、csv、pandas、matplotlib、pyecharts库的支持，如果缺少某库请自行安装后再运行。文件含2个excel表，4个csv文件以及一个名字为render的html文件（需要用浏览器打
仿真电路以及操作方法
浏览：182
5星 · 资源好评率100%
用一片通用四运放芯片LM324组成电路，实现以下功能：用低频信号源产生ui1=0.1sin2πft（V），f=500Hz的正弦波信号，加至加法器的输入端，加法器的另输入端加入有自制振荡器产生的信号uo1。要求加法器的输出电压ui2=10 ui1+ uo1。ui2经选频滤波器滤除uo1频率分量，选出f信号为uo2，uo2为峰峰值等于9V的正弦信号。uo2信号经比较器后在1KΩ负载上得到峰峰值2V的输
【纯干货啊】华为IPD流程管理(完整版).pptx
浏览：200
4星 · 用户满意度95%
华为IPD产品研发流程完整版。非常的详细，很适合给新是的实习生做培训用！是我一直在用的流程管理，很适合学习与交流。
评论
收藏
内容反馈
立即下载
资源评论
资源反馈
评论星级较低，若资源使用遇到问题可联系上传者，3个工作日内问题未解决可申请退款~
联系上传者
评论
ZKFF460453482
2014-01-08
不是很好，没用到
foolish_id
2013-10-10
完全没用啊，写的都是些理论
xiuwen911
粉丝: 0
资源:
2
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场，查看用户热搜
最新资源
NCIAE-Data-Structure大一大二笔记
学习wireshark笔记
digital-image-数据可视化笔记
Visualization-maste移动开发
tiktok_v3.0.2.apk
clm-SA实现的大数据开发
aox_android.apk
tj12401101-masterdemo笔记
tj12401101前端开发笔记
a-64-qam-modulation-on-fpgasoraai笔记
资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！
点击此处反馈
安全验证
文档复制为VIP权益，开通VIP直接复制
信息提交成功
