没有合适的资源?快使用搜索试试~
我知道了~
文库首页
开发技术
其它
VHDL8位加法器(含test_bench)
VHDL8位加法器(含test_bench)
4星
· 超过85%的资源
需积分: 50
83 下载量
170 浏览量
2009-09-25
16:03:57
上传
评论
2
收藏
72KB
DOC
举报
温馨提示
立即下载
用VHDL语言描述的8位加法器,还包含一个test_bench。
资源推荐
资源评论
Test_Bench.rar_Test_Bench_VHDL 测试向量_test bench_testbench例子_vhdl
浏览:64
5星 · 资源好评率100%
8篇测试向量(Test_Bench)和波形产生的例子(VHDL语言,开发环境:FPGA)
8位快速加法器
浏览:41
3星 · 编辑精心推荐
在设计过程中,将串行进位加法器和超前进位加法器相结合,即克服了完全采用超前进位算法实现上的逻辑复杂性,又解决了串行进位运算时间长的问题,提升了运算速率。
用VHDL语言编写的8位加法器的代码
浏览:151
3星 · 编辑精心推荐
里面是用VHDL语言编写的8位加法器的代码
带进位的8位加法器的 vhdl程序描述
浏览:38
3星 · 编辑精心推荐
带进位的8位全加器的 vhd程序 这是源代码 验证无误
EDA VHDL 八位加法器
浏览:8
5星 · 资源好评率100%
EDA VHDL 八位加法器 EDA VHDL 八位加法器
adder+testbench
浏览:70
一个简单的加法器,可用modelsim进行仿真,里面包含testbench,在testbench里使用了textio,想学习textio的初学者可以参考一下
全加器VHDL 元件例化语句实现
浏览:55
5星 · 资源好评率100%
全加器VHDL 元件例化语句实现全加器VHDL 元件例化语句实现
VHDL四位全加器
浏览:3
利用VHDL实现的四位全加器,运用了文件例化
8位带符号数加法器
浏览:42
4星 · 用户满意度95%
vhdl 语言编写的 8位符号加法器 入门必备
8位带符号二进制加法器(verilog)
浏览:39
设计带符号位的 8 位加法器电路,每个加数的最高位为符号位,符号位‘1’ 表示-,符号位‘0’表示+
八位全加器
浏览:194
八位加法器用VHDL描述,将8个全加器串联起来组成八位加法器
VHDL8位全加器
浏览:29
例化实现VHDL 8位全加器 例化实现VHDL 8位全加器
VHDL编写testbench 初步
浏览:191
5星 · 资源好评率100%
vhdl 仿真基础,需要的赶紧下啊
计数器程序与TESTBENCH
浏览:129
本人编了个计数器程序并对其进行简单测试的TEST BENCH
VHDL实例8位加法器与乘法器设计
浏览:96
VHDL实例8位加法器与乘法器设计
verilog HDL 16位乘法器实现及testbench文件
浏览:63
5星 · 资源好评率100%
适合新手学习verilog HDL语言。并附有testbench文件,共新手学习使用。
VHDL语言编写4位加法器
浏览:95
5星 · 资源好评率100%
VHDL设计的一个4位二进制加法器,实现两个4位二进制数相加
8位全加器用8个全加器做的
浏览:37
8位全加器用8个全加器做的,vhdl程序,包括了整个工程文件
用VHDL实现的4位和8位全加器以及8位寄存器
浏览:121
5星 · 资源好评率100%
用VHDL实现的4位和8位全加器以及8位寄存器 这是源文件,直接用就可以
full adder_vhdl实现全加器_源码
浏览:138
5星 · 资源好评率100%
vhdl实现全加器,vhdl入门学习,vhdl简单程序
分别使用原理图和VHDL语言输入方法设计8位全加器
浏览:151
4星 · 用户满意度95%
利用EDA-Ⅴ型实验箱,硬件描述语言(VHDL),及MAX-PLUSⅡ软件设计简单的8位全加器,实现功能说明中的要求。
vhdl实现的8位全加器(循环/不循环)
浏览:122
vhdl实现的8位全加器(循环/不循环)vhdl做的一个小玩意
基于VHDL静态显示8位二进制并行加法器的实现
浏览:188
5星 · 资源好评率100%
基于VHDL静态显示8位二进制并行加法器的实现,课程设计的文档
8 位超前进位加法器
浏览:36
8 位超前进位加法器
USB.zip_ISE USB_VHDL testbench_usb testbench_vhdl usb
浏览:64
用VHDL编写实现的USB接口控制器源码,自带testbench,解压后用ISE打开工程文件即可。
八位全加器行为模块之vhdl与verilog比较
浏览:91
verilog代码,非常简单;VHDL代码,相比繁琐很多,尤其是测试代码。
Testbench超全教程
浏览:142
Test Bench 经典教程.pdf test bench.ppt Writing Testbenches using SystemVerilog.pdf Xilinx—Writing Efficient Testbenches.pdf 一些好的关于testbench资料// A Verilog HDL Test Bench Primer.pdf An Overvie
8位verilog乘法器
浏览:158
5星 · 资源好评率100%
8位verilog乘法器,简单易懂,采用移位相加的方法写成!
16位乘法器VerilogHDL源代码
浏览:26
5星 · 资源好评率100%
16位乘法器VerilogHDL源代码,适合于初学者
8位全加器
浏览:30
8位全加器
评论
收藏
内容反馈
立即下载
资源评论
资源反馈
评论星级较低,若资源使用遇到问题可联系上传者,3个工作日内问题未解决可申请退款~
联系上传者
评论
zxw6162
2012-03-19
嗯,不错。介绍了两种方法的加法器设计,并附带一个测试模块。挺全面的。
zqm_2000
2011-12-12
不是八位的加法器
lst_hit
2013-12-18
还不错,来学习VHDL基本用法的,学习了
jiangliutiandi
2011-10-25
不是八位的加法器好不好?明明是十二位的,浪费我感情
wuwupeak
粉丝: 0
资源:
4
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场,查看用户热搜
最新资源
T300-100.1.0.0.194.BL7
高等数学1.8节连续和间断
eight week.sas
Untitled.m
Halcon 使用直线划分轮廓线
摄像头接口摄像头接口摄像头接口
安卓Java Web Socket简单使用
html 菱形动态登录页面制作
111111111111111111111
JLINK环境,自带驱动软件烧录STM32教程!
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功