没有合适的资源?快使用搜索试试~
我知道了~
文库首页
移动开发
其它
verilog HDL 16位乘法器实现及testbench文件
verilog HDL 16位乘法器实现及testbench文件
共2个文件
v:2个
testbench+verilog
16位乘法器
5星
· 超过95%的资源
需积分: 50
229 下载量
36 浏览量
2011-10-28
15:24:07
上传
评论
19
收藏
1KB
RAR
举报
温馨提示
立即下载
适合新手学习verilog HDL语言。并附有testbench文件,共新手学习使用。
资源推荐
资源详情
资源评论
verilog实现JESD204B协议,及testbench仿真
浏览:155
5星 · 资源好评率100%
verilog实现JESD204B协议,及testbench仿真 verilog实现JESD204B协议,及testbench仿真
Verilog 16位乘法器
浏览:188
4星 · 用户满意度95%
通过移位相加的方法,实现两个16位二进制数据的相乘。经过测试,能够得到正确的结果。
基于booth算法的乘法器的verilog HDL实现
浏览:152
3星 · 编辑精心推荐
基于booth算法的乘法器的verilog HDL实现。
Verilog HDL系统任务及TestBench编程方法
浏览:71
Verilog HDL系统任务及TestBench编程方法 自己写的 对初学者很有用
【verilog】快速乘法器。两个16位有符号数,输出32位相乘结果,采用Booth编码和Wallace树型结构
浏览:180
输入为两个16位有符号数,输出32位相乘结果。要求采用Booth编码和Wallace树型结构。 计算例子: 0110000010000000 * 1000000000000001 = 11001111110000000110000010000000 (24704) * (-32767) = (-809475968) 顶层模块名为mul_tc_16_16,输入输出功能定义: 名称 方向 位宽 描
16位乘法器VerilogHDL源代码
浏览:99
5星 · 资源好评率100%
16位乘法器VerilogHDL源代码,适合于初学者
16位乘法器的编写
浏览:150
4*4 16位无符号位的乘法器, 编写逻辑是按照算数运算来执行的 分为4行分别计算 ,然后移位相加,得出结果
FPGA实现16位乘法器
浏览:110
5星 · 资源好评率100%
Verilog实现的16为乘法器,并用仿真代码。
教你怎样编写verilog的testbench
浏览:109
3星 · 编辑精心推荐
众所周知,编写testbench对于用verilog编写程序是非常重要的,本文件可以帮您理解testbench的编写方法
查表法乘法器verilog HDL设计代码及其测试文件
浏览:159
查找表乘法器就是将乘积放在存储器中,将操作数作为地址访问存储器,得到的输出结果就是乘法器的运算结果。这种乘法器的运算速度就等于所使用的存储器的速度,一般用于较小规模的乘法器。
复数乘法器的verilog HDL设计代码及其测试文件(修改版)
浏览:173
本压缩文件包括复数乘法器以及其测试文件,复数乘法器本身原理简单,但其乘积项运用到了Wallace树乘法器,所以本代码是在Wallace树乘法器的基础上的复数乘法器。
A Verilog HDL Test Bench Primer
浏览:17
A Verilog HDL Test Bench Primer
multiply16位用verilog实现
浏览:119
5星 · 资源好评率100%
这是一个用verilog编写的16位乘法器运算,还有testbench用modelsim实现,绝对好用!
Verilog实现16bits有符号型乘法_1_v1.0.zip
浏览:84
这个是Verilog实现16bits有符号型乘法_1版本代码的跟新,优于CSDN无法删除,所以将新版本上传。
verilog 的testbench的编写
浏览:69
3星 · 编辑精心推荐
本文档中详细介绍了如何编写testbench以及它的优点,对于学习编写testbench的同学会很有帮助的。
乘法器的verilog HDL设计汇总
浏览:119
从做实验遇到Wallace树乘法器开始,对乘法器的理解受到了阻碍,于是接下来的一个星期,专门研究汇总乘法器的verilog HDL设计,最终算是大概完成。这里给出了7种乘法器的设计。希望遇到问题而无助的你能够找到方向。
FPGA 硬件实现浮点数加法运算
浏览:25
使用FPGA内部硬件资源实现浮点数加法运算,占用资源少,运算速度快
VHDL8位加法器(含test_bench)
浏览:176
4星 · 用户满意度95%
用VHDL语言描述的8位加法器,还包含一个test_bench。
8位verilog乘法器
浏览:195
5星 · 资源好评率100%
8位verilog乘法器,简单易懂,采用移位相加的方法写成!
booth 乘法器 test bench
浏览:33
4星 · 用户满意度95%
booth 乘法器的测试代码 test bench
verilog实现2级流水线结构的16位加法器
浏览:57
由于在网上和书上看到的流水线结构全是基于阻塞赋值的,结果输出是正确的(大部分时间),但是存在亚稳态的情况,
verilog 带符号乘法器代码
浏览:196
4星 · 用户满意度95%
verilog 带符号乘法器代码,先求绝对值,最后保存符号位。
verilog 乘法器代码
浏览:157
5星 · 资源好评率100%
fpga verilog 16位有符号数乘法器,
16位源码乘法器的设计源码
浏览:133
4星 · 用户满意度95%
本系统采用verilog硬件开发描述语言,从门级进行搭建十六位原码乘法器,并用modelsim仿真工具对其进行仿真。
8位乘法器的毕业设计
浏览:122
5星 · 资源好评率100%
本课题的设计来源是基于标准硬件描述语言(Very High Speed Integrated Circuit Hardware Description Language,VHDL)及MAX + Plus II(Multiple Array Matrix Programmable Logic User System)软件开发工具的进行模拟仿真的8位乘法器,用于实现8位移位相加乘法器的乘法运算功能。
基于veillog语言的移位相加乘法器
浏览:149
基于veillog的移位相加乘法器,有左移,右移,求和,控制构成
移位相加乘法器的verilog HDL设计代码
浏览:59
从被乘数的最低位开始判断,若为1,则乘数左移i(i=0,1...(WIDTH-1))位后,与上一次和相加;若为0,则乘数左移i位后,以0相加。直至被乘数的最高位。
常见的乘法器Verilog源代码及仿真结果
浏览:161
常见的乘法器Verilog源代码及仿真结果!!!! 仿真 , 源代码
32位定-浮点乘法器设计
浏览:87
介绍乘法器的设计,可以看看哦,主要是关于定点和浮点的问题
收起资源包目录
mult.rar
(2个子文件)
vif_test.v
812B
mux16.v
2KB
共 2 条
1
评论
收藏
内容反馈
立即下载
资源评论
资源反馈
评论星级较低,若资源使用遇到问题可联系上传者,3个工作日内问题未解决可申请退款~
联系上传者
评论
zengzxd
2014-04-15
比较清楚,适合FPGA初学者
yqertlm
2014-04-23
资源不错,但是没有注释,谢谢分享
「已注销」
2013-12-07
实验课上拿过来当参考了。。。
wzs123456789
2013-08-27
代码很不错,可以参考
weixin_44790318
2020-06-30
很基础,初学者适合
1
2
3
4
5
前往
页
fenglema
粉丝: 1
资源:
5
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场,查看用户热搜
最新资源
Python可视化.docx
sql优化sdsdsdsdsdsdsdsdsds
企业公司年会活动中文励志音乐资料包
公司企业活动年会英文经典音乐歌曲资料包
Hiddify iOS-V1.0.0.apk
python啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊
百度Apollo学习:Canbus模块结构和源码.pdf
百度Apollo学习:Transform模块结构和源码.pdf
基于Java JSP人力资源管理系统源码.zip
Matlab实现的SLIC算法源码+数据.zip
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功
- 1
- 2
- 3
- 4
- 5
前往页