没有合适的资源？快使用搜索试试~
我知道了~
文库首页
安全技术
网络攻防
project_yimaqi_38译码器Verilog_vivado_vivado38译码器_
project_yimaqi_38译码器Verilog_vivado_vivado38译码器_
1.该资源内容由用户上传，如若侵权请联系客服进行举报
2.虚拟产品一经售出概不退款（资源遇到问题，请及时私信上传者）
版权申诉
vivado
5星
· 超过95%的资源
0 下载量
144 浏览量
2021-10-03
04:59:44
上传
评论
收藏
118KB
ZIP
举报
温馨提示
五一特惠：¥9.90
19.90
通过vivado实现38译码器，通过不同的输入实现相应的输出，低电平有效
资源推荐
资源评论
my3_8_FPGAverilog_verilog38译码器_
浏览：133
5星 · 资源好评率100%
使用verilog 实现38译码器。。。。。。
三八译码器、verilog源程序
浏览：170
1、本程序模仿3/8译码器的功能 2、由SW1、SW2、SW3分别对应三位二进制。 SW3 SW2 SW1 ： 对应二极管 0 0 0 ： DD1 0 0 1 ： DD2 0 1 0 ： DD3 0 1 1 ： DD4 1 0 0 ： DD5 1 0 1 ：
38译码器的代码
浏览：62
38译码器的代码，51单片机类
verilog编写的三八译码器
浏览：193
4星 · 用户满意度95%
verilog编写的三八译码器，编程环境是xilinx ise10.1
verilog HDL描述38译码器
浏览：172
EDA技术，verilogHDL描述的38译码器，完全根据真值表编写，并成功验证
3-8译码器 verilog代码
浏览：96
verilog实现的3-8译码器，开发环境vivado2016，使用modelsim仿真测试
verilog 3_8译码器
浏览：183
38译码器，最简单的源代码，适合初学者，38译码器，最简单的源代码，适合初学者，
三八译码器
浏览：174
三八译码器的VHDl
3-8译码器verilog 代码
浏览：6
4星 · 用户满意度95%
eda入门级设计，本实例是3-8译码器verilog 代码，可综合！
38译码器 VHDL
浏览：149
基于fpga编写的VHDL3-8译码器。3个输入口，进行译码后在8个输出口输出。低电平有效
Verilog实现viterbi 译码
浏览：100
5星 · 资源好评率100%
本文提供Verilog的viterbi译码代码，里面包括top顶层模块和testbench测试模块，导入vivado中即可仿真使用。要求使用者熟悉Verilog语言以及viterbi译码原理。具体其他原理资料可以自己了解。
8-Verilog HDL编码器与译码器设计.7z
浏览：135
Verilog HDL编码器与译码器设计，Vivado仿真工程。
共阳极七段发光二极管的二－十进制译码器
浏览：122
5星 · 资源好评率100%
“共阳极七段发光二极管的二－十进制译码器”建模与仿真，vivado2014.2工程，可直接使用,包含仿真，设计。
七段码译码器源码
浏览：92
5星 · 资源好评率100%
QuartusII上可用
3-8译码器verilog程序
浏览：17
介绍3-8译码器的xilinx ise编译过程及verilog代码
38译码器编写
浏览：136
这是一个verilog文件，是关于38译码器的资源。
decoder_38_verilog_
浏览：191
38译码器代码，适合初学Verilog语言，带仿真文件，亲测可用
8-13编码器 verilog 实现 包含仿真图
浏览：143
所谓的优先编码，救是看你的输入，只要给定的位进行编码，低于该位不管是什么电平信号都无所谓。这就是所谓的优先
结构优化的维特比译码器的实现方案
浏览：120
针对维特比译码器译码过程中速度制约的问题，设计了一种结构优化的维特比译码器。该结构通过蝶形单元的直通互连，使得在状态转移过程中不需要对路径度量值进行大范围存储，简化了路径度量值的存储与读取逻辑。并且可以根据不同的应用要求灵活配置蝶形处理单元的复用次数。最后，结合FPGA平台，利用Verilog硬件描述语言和Vivado软件对译码器进行设计与实现。综合实现结果表明，该译码器占用1 564个LUT单元
vivado2017.4版本说明
浏览：22
关于vivado版本2017.4的安装和liciense说明，支持的版本内容
基于FPGA的Viterbi译码器设计及实现
浏览：127
在码的约束度较小时，它比其它概率译码算法效率更高、速度更快，译码器的硬件结构比较简单。随着可编程逻辑技术的不断发展，其高密度、低功耗、使用灵活、设计快速、成本低廉、现场可编程和反复可编程等特性，使FPGA...
decoder3_8_decoder3_8_
浏览：11
3-8译码器，采用VERILOG语言实现，vivado 平台测试通过
基于G3-PLC的RS译码器的设计与实现
浏览：165
针对G3-PLC物理层信道编码的要求，设计了一...结合FPGA平台，利用Verilog硬件描述语言和Vivado软件对译码器进行设计与实现。时序仿真结果与综合结果表明，该译码器资源占用率低，能够在100 MHz系统时钟下进行有效译码。
含仿真操作录像，基于FPGA的SDR维特比译码器设计,码率等于0.5,约束长度等于9,回溯深度等于5
浏览：152
1.版本：vivado2019.2，包含仿真操作...内容：基于FPGA的SDR维特比译码器设计,码率等于0.5,约束长度等于9,回溯深度等于54.注意事项：注意MATLAB左侧当前文件夹路径，必须是程序所在文件夹位置，具体可以参考视频录。
Verilog编写6位数码管显示计数，每条语句附有解释，新手学习一看就懂
浏览：65
原始代码，改动一下引脚就能使用，包括计数器，译码器，扫描，数码管显示，超级详细注解，对FPGA的学习直接指导，例化使用几个器件的连接，欢迎互相学习。
adders_38.rar
浏览：136
Vivado 利用三八译码器封装成IP核并实现一位全加器。
电磁1802-吴叶赛-数字钟1
浏览：133
二、实验条件内容型号开发环境Vivado2018.1开发语言Verilog HDL开发板NEXYS4 DDR三、实验原理 1）顶层模块 2）七段译码器七段译码器
计算机组成原理实验报告，35条RISC-V指令
浏览：32
5星 · 资源好评率100%
计算机组成原理综合实验，计算机组成原理期末大作业，设计完成了35条RISC-V指令，完成了单周期CPU的设计，开发工具采用Vivado、语言采用Verilog HDL、FPGA采用PYNQ访问PYNQ云平台使用。
数码管动态显示（显示学号后四位）方案2
浏览：174
5星 · 资源好评率100%
数码管动态显示（显示学号后四位）方案2 动态显示学号后四位 通过拨码开关可以调节学号数字大小
评论
收藏
内容反馈
1.该资源内容由用户上传，如若侵权请联系客服进行举报
2.虚拟产品一经售出概不退款（资源遇到问题，请及时私信上传者）
版权申诉
五一特惠：¥9.90
19.90
资源评论
资源反馈
评论星级较低，若资源使用遇到问题可联系上传者，3个工作日内问题未解决可申请退款~
联系上传者
评论
BJWcn
2023-06-18
这款译码器设计简洁，代码整洁，实现有效，值得一试。
忧伤的石一
2023-06-18
编写者对于细节的处理非常到位，提高了整体性能。
whph
2023-06-18
高效的逻辑设计，让解码速度得到提升，响应更迅速、准确。
爱设计的唐老鸭
2023-06-18
功能全面，支持多种编码格式，且每个格式的表现都很理想。
呆呆美要暴富
2023-06-18
注释详尽，易于理解和阅读，对于初学者也不会构成太大的难度。
1
2
前往
页
肝博士杨明博大夫
粉丝: 73
资源:
3976
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场，查看用户热搜
最新资源
YOLO 数据集：金属罐缺陷检测（4类别，包含训练集、验证集）
基于 Python和 FastAPI 的非官方 Suno API，目前支持生成歌曲，歌词等功能，自带维护 token 与保活功能
pic.zip
Python基于改进ResNet50的结核病基因耐药检测系统源代码
Python岗位常规面试题.pdf
Vue开发js从零开始展示最简单的例子
Java岗位常规面试题.pdf
集成运放放大器实现Uo=2Ui1-3Ui2-5Ui3
QT开发为yolov5创建个简易的界面
SVM应用：兵王问题数据集
资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！
点击此处反馈
安全验证
文档复制为VIP权益，开通VIP直接复制
信息提交成功
- 1
- 2
前往页