计算机组成原理实验报告，35条RISC-V指令

计算机组成原理综合实验，计算机组成原理期末大作业，设计完成了35条RISC-V指令，完成了单周期CPU的设计，开发工具采用Vivado、语言采用Verilog HDL、FPGA采用PYNQ访问PYNQ云平台使用。 【计算机组成原理】是计算机科学中的基础课程，主要研究计算机硬件系统的组成和工作原理。在这个实验报告中，学生们被要求设计并实现一个基于RISC-V架构的【单周期CPU】。RISC-V是一种开放源码的指令集架构，旨在简化处理器设计，降低硬件成本，并提高性能。 **实验原理** 在计算机系统中，CPU执行指令的过程通常包括以下几个步骤： 1. **指令获取（Fetch）**：从内存中读取指令到指令寄存器。 2. **指令解码（Decode）**：识别指令类型并确定操作。 3. **操作数获取（Operand Fetch）**：根据指令获取操作数，可能来自寄存器或内存。 4. **执行操作（Execute）**：使用算术逻辑单元（ALU）执行指令指定的操作。 5. **结果存储（Write Back）**：将执行结果写回寄存器或内存。 在这个实验中，学生需要实现35条RISC-V指令，这些指令涵盖了数据处理、控制转移等各种功能。RISC-V指令集通常包括基本的算术、逻辑运算、加载/存储、跳转和分支等指令。 **开发环境与工具** 实验采用了以下工具： 1. **Vivado**：由Xilinx公司提供的综合性设计套件，用于FPGA（Field-Programmable Gate Array）开发，支持硬件描述语言（HDL），如Verilog，用于实现数字逻辑电路。 2. **Verilog HDL**：硬件描述语言之一，用于描述数字系统的结构和行为。 3. **PYNQ**：基于Zynq SoC（System on Chip）的FPGA开发平台，提供Python API，便于用户进行硬件编程和软件应用开发。 **模块设计** CPU的各个关键模块包括： 1. **地址取址**：负责计算有效地址，可能涉及指令指针寄存器（IP）和基址寄存器等。 2. **指令译码**：将二进制指令转换为可执行的操作。 3. **寄存器组**：存储数据和指令的操作数，RISC-V通常有32个通用寄存器。 4. **ALU**：执行算术和逻辑运算。 5. **存储器**：保存程序和数据。 6. **CPU**：整合所有模块，协调指令执行流程。 **验证与测试** 实验还包括在PYNQ-z1开发板上进行硬件验证，通过编写激励文件并进行仿真来检查设计的正确性。同时，对冒泡排序和二分查找法等简单算法进行了RISC-V指令级别的实现，以验证CPU的功能。 **实验体会** 完成这个实验，学生不仅深入理解了计算机组成的基本原理，还熟悉了FPGA设计流程和RISC-V指令集。这有助于培养实际的硬件设计能力和问题解决能力，为将来在嵌入式系统、硬件加速等领域的工作打下坚实的基础。