没有合适的资源?快使用搜索试试~
我知道了~
文库首页
课程资源
讲义
verilog 3_8译码器
verilog 3_8译码器
verilog
需积分: 8
14 下载量
180 浏览量
2018-05-29
10:36:15
上传
评论
1
收藏
111B
V
举报
温馨提示
立即下载
开通VIP(低至0.43/天)
买1年送1年
38译码器,最简单的源代码,适合初学者,38译码器,最简单的源代码,适合初学者,
资源推荐
资源评论
my3_8_FPGAverilog_verilog38译码器_
浏览:111
5星 · 资源好评率100%
使用verilog 实现38译码器。。。。。。
fasscnk.zip_BCH verilog_BCH译码器
浏览:53
5星 · 资源好评率100%
用verilog编写的bch译码器,包括测试文件,随机加载了比特流,进行了测试,
nwsm.rar_BCH verilog_BCH译码器_bch_news68y_按钮控件
浏览:131
5星 · 资源好评率100%
用verilog编写的bch译码器,包括测试文件,随机加载了比特流,进行了测试,
bch_dec_enc_dcd.zip_BCH verilog_Verilog bch_bch verilog_bch 译码_
浏览:169
5星 · 资源好评率100%
关于BCH的编码器和译码器,可实现16位,32位,64位,128位的编码和译码纠错,2位纠错,Verilog实现
RS.rar_RS译码_RS译码VERilog_rs-decoder verilog_rs译码 verilog_verilog
浏览:188
5星 · 资源好评率100%
RS译码器的设计源程序--verilog HDL实现
verilog编写的三八译码器
浏览:133
4星 · 用户满意度95%
verilog编写的三八译码器,编程环境是xilinx ise10.1
可编程硬件描述语言VHDL Quartus三八译码器源代码.pdf
浏览:147
5星 · 资源好评率100%
可编程硬件描述语言VHDL Quartus三八译码器源代码.pdf
project_yimaqi_38译码器Verilog_vivado_vivado38译码器_
浏览:113
5星 · 资源好评率100%
通过vivado实现38译码器,通过不同的输入实现相应的输出,低电平有效
decoder_38_verilog_
浏览:163
38译码器代码,适合初学Verilog语言,带仿真文件,亲测可用
3-8译码器 verilog代码
浏览:19
verilog实现的3-8译码器,开发环境vivado2016,使用modelsim仿真测试
verilog 3—8译码器
浏览:81
verilog 编写的 3—8译码器程序代码
verilog 3:8译码器
浏览:4
嵌入式系统 关于3:8译码器用Verilog语言实现功能 利用quartus软件
verilog实现3_8译码器
浏览:4
用verilog实现3——8译码器,经测试可用
三八译码器、verilog源程序
浏览:119
1、本程序模仿3/8译码器的功能 2、由SW1、SW2、SW3分别对应三位二进制。 SW3 SW2 SW1 : 对应二极管 0 0 0 : DD1 0 0 1 : DD2 0 1 0 : DD3 0 1 1 : DD4 1 0 0 : DD5 1 0 1 :
3-8译码器verilog程序
浏览:22
介绍3-8译码器的xilinx ise编译过程及verilog代码
初学FPGA3_8译码器,注释很全,verilog语法学习
浏览:8
本主题主要围绕“3_8译码器”的设计展开,使用Verilog这种硬件描述语言进行实现。下面我们将深入探讨FPGA、Verilog以及3_8译码器的相关知识。 首先,让我们了解什么是FPGA。FPGA是由一系列可编程逻辑单元(CLBs)、...
3-8decorder-bh.zip_3 level_3_8译码器行为级代码
浏览:118
这个`3-8decorder-bh`文件很可能包含了上述的Verilog代码实现,供学生练习和理解3-8译码器的设计。通过分析和仿真这个代码,学生可以加深对数字逻辑和Verilog HDL的理解,为更复杂的数字系统设计打下坚实基础。
aaa3_8.rar_38译码器 Verilog_aaacmp 8.com_aaacmp.8com_aaacmp8 com_aa
浏览:198
38译码器是一种多路选择器,通常用于将一个3位二进制输入转换成8个不同的输出线,每个输出线对应输入的某种特定组合。例如,输入为000时,输出0有效,其他所有输出为0;输入为001时,输出1有效,其余为0,以此类推。...
verilog2-4转3-8译码器
浏览:176
4星 · 用户满意度95%
根据提供的Verilog代码片段,我们可以总结出以下关于2线到4线译码器转换为3线到8线译码器的知识点。 ### 一、基础知识介绍 #### 1. 译码器概述 译码器是一种多输入多输出的组合逻辑电路,用于将输入信号解码成对应...
3-8译码器verilog 代码
浏览:111
4星 · 用户满意度95%
本实例聚焦于3-8译码器的Verilog实现,这是一种硬件描述语言,广泛应用于数字逻辑的设计与验证。 Verilog是一种基于文本的编程语言,它允许工程师用结构化的方式描述数字系统的逻辑行为。在3-8译码器的Verilog实现...
三八译码器
浏览:60
三八译码器的VHDl
Verilog编写的入门级3-8译码器设计与实现.
浏览:75
5星 · 资源好评率100%
Verilog编写的入门级3-8译码器设计与实现。适合有需要理解译码器的哥们
FPGA 3_8译码器 Verilog 编写视频
浏览:88
FPGA初学者视频,小梅哥系列3-8译码器,用Verilog HDL语言来编写
BCD译码器verilog语言
浏览:46
BCD译码器使用verilog语言的代码实现 BCD译码器使用verilog语言的代码实现
3-8译码器设计VHDL
浏览:184
5星 · 资源好评率100%
3-8译码器设计全VHDL代码,仿真图形,硬件验证结果等等!!!
verilog HDL描述38译码器
浏览:69
EDA技术,verilogHDL描述的38译码器,完全根据真值表编写,并成功验证
38译码器的代码
浏览:104
38译码器的代码,51单片机类
VHDL实现3-8译码器.zip
浏览:77
使用,VHDL实现3-8译码器,Quartus II 操作.可编程逻辑器件.
EDA3、8译码器代码
浏览:9
EDA实验课上的数据,学习代码、编程、Verilog语言养具有良好的数学、自然科学知识和较高文化素质修养、敬业精神和社会责任感,具有较强的创新意识和工程实践能力,具有坚实的自动控制理论基础知识
38译码器 VHDL
浏览:91
基于fpga编写的VHDL3-8译码器。3个输入口,进行译码后在8个输出口输出。低电平有效
评论
收藏
内容反馈
立即下载
开通VIP(低至0.43/天)
买1年送1年
资源评论
资源反馈
评论星级较低,若资源使用遇到问题可联系上传者,3个工作日内问题未解决可申请退款~
联系上传者
评论
qq_40314874
粉丝: 0
资源:
1
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场,查看用户热搜
最新资源
40个Python可视化图表案例(含源码)
343366978633126base.apk
map_mode_escape_1.28.13.12700.pak
androidx.multidex.MultiDexApplication.apk.1
丑子金装美化32(1).zip
基于Visual Basic .Net及Python技术的学校需求解决方案设计源码
基于Java语言的Web开发学习Demo设计源码
基于Java的医院排队叫号系统界面原型设计源码
基于Python的医学影像Web应用系统设计源码
基于Java语言的Himalaya仿喜马拉雅设计源码
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功