没有合适的资源?快使用搜索试试~
我知道了~
文库首页
课程资源
讲义
verilog 3_8译码器
verilog 3_8译码器
verilog
需积分: 8
13 下载量
181 浏览量
2018-05-29
10:36:15
上传
评论
1
收藏
111B
V
举报
温馨提示
立即下载
38译码器,最简单的源代码,适合初学者,38译码器,最简单的源代码,适合初学者,
资源推荐
资源评论
my3_8_FPGAverilog_verilog38译码器_
浏览:84
5星 · 资源好评率100%
使用verilog 实现38译码器。。。。。。
fasscnk.zip_BCH verilog_BCH译码器
浏览:73
5星 · 资源好评率100%
用verilog编写的bch译码器,包括测试文件,随机加载了比特流,进行了测试,
nwsm.rar_BCH verilog_BCH译码器_bch_news68y_按钮控件
浏览:105
5星 · 资源好评率100%
用verilog编写的bch译码器,包括测试文件,随机加载了比特流,进行了测试,
bch_dec_enc_dcd.zip_BCH verilog_Verilog bch_bch verilog_bch 译码_
浏览:179
5星 · 资源好评率100%
关于BCH的编码器和译码器,可实现16位,32位,64位,128位的编码和译码纠错,2位纠错,Verilog实现
RS.rar_RS译码_RS译码VERilog_rs-decoder verilog_rs译码 verilog_verilog
浏览:96
5星 · 资源好评率100%
RS译码器的设计源程序--verilog HDL实现
decoder_38_verilog_
浏览:90
38译码器代码,适合初学Verilog语言,带仿真文件,亲测可用
3-8译码器 verilog代码
浏览:42
verilog实现的3-8译码器,开发环境vivado2016,使用modelsim仿真测试
三八译码器、verilog源程序
浏览:105
1、本程序模仿3/8译码器的功能 2、由SW1、SW2、SW3分别对应三位二进制。 SW3 SW2 SW1 : 对应二极管 0 0 0 : DD1 0 0 1 : DD2 0 1 0 : DD3 0 1 1 : DD4 1 0 0 : DD5 1 0 1 :
verilog HDL描述38译码器
浏览:15
EDA技术,verilogHDL描述的38译码器,完全根据真值表编写,并成功验证
3-8译码器verilog 代码
浏览:84
4星 · 用户满意度95%
eda入门级设计,本实例是3-8译码器verilog 代码,可综合!
verilog 3—8译码器
浏览:103
verilog 编写的 3—8译码器程序代码
verilog 3:8译码器
浏览:178
嵌入式系统 关于3:8译码器用Verilog语言实现功能 利用quartus软件
verilog实现3_8译码器
浏览:126
用verilog实现3——8译码器,经测试可用
verilog编写的三八译码器
浏览:134
4星 · 用户满意度95%
verilog编写的三八译码器,编程环境是xilinx ise10.1
3-8译码器verilog程序
浏览:150
介绍3-8译码器的xilinx ise编译过程及verilog代码
三八译码器
浏览:41
三八译码器的VHDl
Verilog编写的入门级3-8译码器设计与实现.
浏览:48
5星 · 资源好评率100%
Verilog编写的入门级3-8译码器设计与实现。适合有需要理解译码器的哥们
FPGA 3_8译码器 Verilog 编写视频
浏览:22
FPGA初学者视频,小梅哥系列3-8译码器,用Verilog HDL语言来编写
verilog2-4转3-8译码器
浏览:119
4星 · 用户满意度95%
verilog实现的2线-4线译码器转3线-8线译码器
BCD译码器verilog语言
浏览:182
BCD译码器使用verilog语言的代码实现 BCD译码器使用verilog语言的代码实现
38译码器的代码
浏览:113
38译码器的代码,51单片机类
project_yimaqi_38译码器Verilog_vivado_vivado38译码器_
浏览:35
5星 · 资源好评率100%
通过vivado实现38译码器,通过不同的输入实现相应的输出,低电平有效
VHDL实现3-8译码器.zip
浏览:117
使用,VHDL实现3-8译码器,Quartus II 操作.可编程逻辑器件.
实验三--3—8译码器.doc
浏览:131
Multisim数字电路实验:实验三--3—8译码器,实验内容丰富规范,适合教师指导教学,希望对各位有用---
4-16译码器 verilog语言
浏览:191
5星 · 资源好评率100%
verilog编写的4—16译码器。译码电路
3-8译码器
浏览:139
3-8译码器
译码器
浏览:16
就是译码器的ppt
CAN verilog
浏览:30
5星 · 资源好评率100%
在FPGA中用verilog hdl实现CAN控制器,具体实现见代码
38译码器verilog代码
浏览:104
38译码器verilog代码
verilog
浏览:154
4星 · 用户满意度95%
适合想学verilog的人
评论
收藏
内容反馈
立即下载
资源评论
资源反馈
评论星级较低,若资源使用遇到问题可联系上传者,3个工作日内问题未解决可申请退款~
联系上传者
评论
qq_40314874
粉丝: 0
资源:
1
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场,查看用户热搜
最新资源
2023.9 java基础学习笔记
高校学生选课系统项目源码资源
用MATLAB演奏简单的圣诞快乐歌
基于BP神经网络的时序数据预测.zip
数图大作业-字符特征识别
欧茄科技5.0.apk
M24LC04B EEPROM的Verilog行为模型
自然语言处理+文本倾向性分析+python实现
中国各省份城镇与农村恩格尔系数(1978-2022年).xlsx
yolov5-5.0压缩包下载链接
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功