没有合适的资源？快使用搜索试试~
我知道了~
文库首页
安全技术
网络攻防
VHDL_piano.zip_Verilog 电子琴_Verilog电子琴_电子琴Verilog
VHDL_piano.zip_Verilog 电子琴_Verilog电子琴_电子琴Verilog
1.该资源内容由用户上传，如若侵权请联系客服进行举报
2.虚拟产品一经售出概不退款（资源遇到问题，请及时私信上传者）
版权申诉
0 下载量
123 浏览量
2022-07-14
01:33:15
上传
评论
收藏
6KB
ZIP
举报
温馨提示
限时特惠：¥9.90
19.90
用VERILOG语言编写的电子琴程序.用GW48教学实验箱仿真的
资源推荐
资源评论
从PL访问psDDR的最少代码_Verilog_VHDL_下载.zip
浏览：18
从PL访问psDDR的最少代码_Verilog_VHDL_下载.zip
1.zip_VHDL/FPGA/Verilog_VHDL_
浏览：85
Quartus_II使用教程
VHDL.zip_VHDL/FPGA/Verilog_VHDL_
浏览：145
基于FPGA的IIR滤波器的各模块VHDL程序。。。。
gundong.zip-VHDL/FPGA/Verilog-Verilog-VHDL/FPGA/Verilog-Verilog
浏览：9
通过按键输入学号，并循环显示：电路功能描述：通过Ego1上的按键输入自己的学号（8位10进制数），并存储在32位的寄存器中；8位10进制数输入完成后，实现滚动显示效果。
用于DigilentZynq板的SDSoC平台_VHDL_Verilog_下载.zip
浏览：165
5星 · 资源好评率100%
用于DigilentZynq板的SDSoC平台_VHDL_Verilog_下载.zip
Zynq-7000的音频混合器_VHDL_Verilog_下载.zip
浏览：96
Zynq-7000的音频混合器_VHDL_Verilog_下载.zip
sobel_edge_det.zip_Sobel verilog_sobel_sobel vhdl_verilog sobel
浏览：30
这是基于verilog语言的sobel检测的硬件语言设计，简单可用。
ADC_Sample.rar_ADC verilog_ADC VHDL_ADC_Sample.rar_adc verilog_
浏览：157
5星 · 资源好评率100%
本人自己经过实践检验的ADC数据采集程序，通过FPGA采集数据，并用SRAM做缓存，用Verilog编写的，非常好用。
4.zip_VHDL/FPGA/Verilog_VHDL_
浏览：45
进阶实验_04_LCD1602显示 ：在LCD1602上显示RedCore网址
lab4.zip_VHDL/FPGA/Verilog_Verilog_
浏览：45
DE2官方随盘附赠demo，part4.
EDA.zip_VHDL/FPGA/Verilog_Verilog_
浏览：179
利用EDA设计加法器减法器，结合数电知识
gundong.zip_VHDL/FPGA/Verilog_Verilog__VHDL/FPGA/Verilog_Verilog_
浏览：149
5星 · 资源好评率100%
通过按键输入学号，并循环显示：电路功能描述：通过Ego1上的按键输入自己的学号（8位10进制数），并存储在32位的寄存器中；8位10进制数输入完成后，实现滚动显示效果。
I2C_v7_20171014_OK.zip_LATTICE LCMXO2_i2c verilog_lattice i2c_la
浏览：42
5星 · 资源好评率100%
lattice LCMXO2 上的I2C，verilog语言实现
适用于BladeRF的16-APSKDVB-S2发射器_Verilog_VHDL_源码_下载.zip
浏览：65
适用于BladeRF的16-APSKDVB-S2发射器_Verilog_VHDL_源码_下载.zip
用于XilinxZynqZedboard的内存映射VGA显示，以及使用它的演示代码_VHDL_Verilog_下载.zip
浏览：154
用于XilinxZynqZedboard的内存映射VGA显示，以及使用它的演示代码_VHDL_Verilog_下载.zip
TFT_verilog_drive.zip_TFT VHDL_Verilog驱动_tft verilog_verilog_ver
浏览：149
TFT液晶的Verilog HDL逻辑驱动代码，尽作参考....
mdio_mdc.zip_MDIO vhdl_mdc_mdio_mdio verilog_mdio_mdc
浏览：188
mdio verilog 实现
D.zip_VHDL/FPGA/Verilog_VHDL_
浏览：180
利用时钟信号实现同步D触发器的功能的vhdl代码
bingchuan.zip_VHDL/FPGA/Verilog_Verilog_
浏览：103
并串转换，已验证，好用，带仿真文件testbench
divider.zip_VHDL/FPGA/Verilog_Verilog_
浏览：137
除法器dividend被除数divisor除数
DS18B20.zip_VHDL/FPGA/Verilog_Verilog_
浏览：72
用verilog语言实现功能：ds18b20测温用数码管动态显示出来。
project_2.zip_VHDL/FPGA/Verilog_Verilog__VHDL/FPGA/Verilog_Verilog_
浏览：103
设计一个简单的基于3-8译码器的verilog，包含仿真与约束文件
VGA_TEST.zip_vhdl verilog hdl vga
浏览：190
用verilog HDL实现的VGA接口，调试成功，能直接使用
coeff_rom_1_6.rar_ FIR verilog _FIR verilog_fir_fir vhdl_verilog
浏览：140
FIR filter basic verilog code for implementation
audio_verilog.zip_Verilog音频_fpga录音_vhdl录音_录音 播放_音频 verilog
浏览：119
5星 · 资源好评率100%
AUDIO音频模块AN831的录音及播放FPGA代码，测试通过
Evita_Verilog.zip_EVita_VHDL_tutorial_verilog
浏览：81
Verilog Tutorial Verilog Tutorial Verilog Tutorial Verilog Tutorial
评论
收藏
内容反馈
1.该资源内容由用户上传，如若侵权请联系客服进行举报
2.虚拟产品一经售出概不退款（资源遇到问题，请及时私信上传者）
版权申诉
限时特惠：¥9.90
19.90
资源评论
资源反馈
评论星级较低，若资源使用遇到问题可联系上传者，3个工作日内问题未解决可申请退款~
联系上传者
评论
寒泊
粉丝: 75
资源:
1万+
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场，查看用户热搜
最新资源
1715529600000
1715625090345895_download.jsp
com.daikin.dchecker.apk
（源代码）基于numpy-stl操作stl文件-读取圆台z轴截面的周长
小米路由器3G-不死breed1.1-1.2版本
小米路由器G3-编程器备份full-eeprom.bin-miwifi-ssh.bin
剪映SRT字幕一键导出工具
m3u编辑器-editor（电脑版）
小灰熊字幕工具3.5 字幕编辑制作软件
魔音 Morin Ver3.5.8-Modified-v8a-黑鹰.apk
资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！
点击此处反馈
安全验证
文档复制为VIP权益，开通VIP直接复制
信息提交成功
