没有合适的资源？快使用搜索试试~ 我知道了~

文库首页行业嵌入式RISC_V之I2C学习报告.pptx

RISC_V之I2C学习报告.pptx

I2C

FPGA

verilog

RISC_V

需积分: 14 12 下载量 21 浏览量 2019-10-18 15:57:06 上传评论收藏 1.29MB PPTX 举报

温馨提示

试读

26页

I2C的学习报告，描述了I2Cmaster和slave的原理和设计思路。

资源推荐

资源详情

资源评论

D E E P R E A L I T Y

I2C 学习报

告

D E E P R E A L I T Y

I2C 背景知识简介

I2C 总线，全称为 Inter-Integrated Circuit （集成电路互联总线），是 MCU 中常用的接口模

块。

它是由 Philips 公司开发的一种简单、双向二线制同步串行总线。它只需要两根线即可在连接于总

线上的器件之间传送信息。

D E E P R E A L I T Y

I2C 原理

I 2 C 标志位

通过 SDA( 串行数据线 ) 和 SCL （串行时钟线）

的关系，可以建立不同的协议标志位。

时钟同步和仲裁

两个主设备可以同时开始在空闲总线上进行传输，

并且必须有一种方法来决定哪个控制总线并完成

其传输。这是通过时钟同步和仲裁完成的。

数据传输

发送到 SDA 线上的每个字节必须为 8 位每次传

输可以发送的字节数量不受限制，每个字节后必

须跟一个响应位。

地址格式

C 总线协议规定的地址寻址介绍。

D E E P R E A L I T Y

I2C 标志位

空闲标志

I2C 总线总线的 SDA 和 SCL 两条信号线同时处于高电平时，规定为总线的空闲状态。此时各个器件的输出级场效应管均处在

截止状态，即释放总线，由两条信号线各自的上拉电阻把电平拉高。

2.Start

和

stop

标志位

开始信号： SCL 为高电平时， SDA 由高电平向低电平跳变，开始传送数据。

结束信号： SCL 为高电平时， SDA 由低电平向高电平跳变，结束传送数据。

D E E P R E A L I T Y

3.Restart

标志位

和 start 条件一样，在 SCL 为高电平的时候， SDA 下降为低电平，表示一个新的起始。

3.Write

和

read

标志位

不论是读还是写，都是由主设备发起和结束的。也就是由主设备产生开始和结束条件。 I2C 设备地址为 8bit ，其中最低位为

读写位， 0 为写， 1 为读。实际地址位为 7bit 。

剩余25页未读，继续阅读

评论收藏

内容反馈

资源评论

资源反馈

评论星级较低，若资源使用遇到问题可联系上传者，3个工作日内问题未解决可申请退款~

Mr.Qu

粉丝: 161
资源: 5

上传资源快速赚钱

我的内容管理展开

我的资源快来上传第一个资源

我的收益

登录查看自己的收益

我的积分登录查看自己的积分

我的C币登录后查看C币余额

我的收藏

我的下载

下载帮助

前往需求广场，查看用户热搜

RISC_V之I2C学习报告.pptx

蜂鸟E203的I2C学习报告.pptx

32位单周期RISC处理器设计

RISC-V技术及ISA架构设计概述.pptx

RISC-V手册-中文版.rar_Risc v 手册_risc_risc v_risc-v中文手册_risc_v

RISC_V 多周期CPU设计.zip

PA_RISC_JDK_6.0.37_June_2018_Z7550-63478_jdk6_16037_pa.depot

JDK_7.0.06_PA_RISC_June_2019_Z7550-96731_java7_17006_pa.depot

Itanium_JDK_8.0.18_June_2019_Z7550-96733_java8_18018_ia.depot

riscCPU.zip_risc v_risc v 8位_risc_v_八位cpu_八位risc

计算机组成与设计：硬件/软件接口(RISC_V英文原版)

superscalar_risc_process_design.rar

RISC_V应用于高性能处理器的可能性.pdf

RISC-V ID.zip_B88Q_RISC verilog_RV32i_risc-v_risc-v代码

简化的RISC_CPU设计

基于Verilog HDL的五级流水线RISC-V CPU设计+设计报告.zip

risc_v.rar_72T_risc-v_risc-v开发板_riscv-spec_riscv指令集pdf

基于FPGA的RISC_CPU的设计与实现

RISC_CPU工程 verilog实现

第3章 RISC微处理器S3C2410A(69).pptx

EJTAG_TT_1.0.6.16.rar_EJTAG__EJTAG_TT_1.0.6._JTAG-risc_ejtag_tt_

HexView（Vector）V1.12.05

电池管理系统BMS原理图和源代码

SecureCRT 9.0.0

MPU6050(OLED显示姿态角).rar

Vivado2019.1安装包-百度网盘-22G.txt

CH340/CH341官方驱动最新版WIN11/10

cadence allegro 17.x 降版本到16.6的转换工具

MDK530.rar

PCIe规范各版本合集（1.0a、2.0、2.1、3.0、4.0、5.0）

最新资源