VsdSky130_openLANE:其中包含我为VLSI System Design（VSD）设计的“使用OpenLANESk...

OpenLANE OpenLANE是一种自动化的RTL2GDSII流程，其中包括许多其他EDA工具。 Yosys，OpenSTA，Netgen，Magic等。OpenLANE的主要思想是在没有任何人工干预的情况下拥有完整而干净的RTL2GDSII流。 OpenLANE针对Skywatrer 130nm开源PDK进行了调整，可用于生产硬宏和芯片。 介绍 OpenLANE ASIC流程有几个步骤。 该流程以设计RTL开始，以GSII格式的最终​​布局结束。 要使它发挥作用，需要PDK。 OpenLANE基于多个开源项目，例如Magic，Yosys，qflow，Fault，openroad，abc和Klayout。 这是ASIC流程。 该流程从RTL合成开始。 RTL在某些设计约束下被馈送到yosys 。 yosys基本上使用工程组件将RTL转换为逻辑电路。 该电路经过优化，然后使用abc映