一种低压低功耗衬底驱动轨至轨运算放大器设计方案

运算放大器（简称“运放”）是具有很高放大倍数的电路单元。在实际电路中，通常结合反馈网络共同组成某种功能模块。由于早期应用于模拟计算机中，用以实现数学运算，故得名“运算放大器”。 　　运算放大器是模拟集成电路中用途广、基本的部件，可以用来实现放大、滤波等功能，在电子系统中有着广泛的应用。随着便携式电子产品和超深亚微米集成电路技术的不断发展，低电源电压低功耗设计已成为现代CMOS运算放大器的发展趋势。降低功耗直接有效的方法是降低电源电压。然而电源电压的降低，使得运算放大器的共模输入范围及输出动态范围随之也降低。同时，电路电源电压的降低将受到MOSFET阈值电压的限制。针对这一问题，衬底驱动轨至轨

一种低压低功耗衬底驱动轨至轨运算放大器设计

介绍了一种基于衬底驱动技术的低电压低功耗运算放大器。输入级采用衬底驱动MOSFET，有效避开阈值电压限制；输出采用改进前馈式AB类输出级，确保了输出级晶体管的电流能够得到精确控制，使输出摆幅达到轨至轨。整个电路采用PTM标准0.18 μm CMOS工艺参数进行设计，用Hspice进行仿真。模拟结果显示，测得直流开环增益为62.1 dB，单位增益带宽为2.13 MHz，相位裕度52°，电路在0.8 V低电压下正常运行，电路平均功耗只有65.9 μW。

低压低功耗衬底驱动轨至轨运算放大器设计方案

本文设计的电路，采用衬底驱动技术，将电源电压降至0.8 V，同时电路结合了恒定跨导控制电路和改进型前馈式AB类输出级，能有效提高动态范围和响应速度，使电路输入级和输出级均达到轨至轨，非常适合低压低功耗模拟集成电路应用。

低压低功耗全摆幅CMOS运算放大器设计与仿真.pdf

低压低功耗全摆幅CMOS运算放大器设计与仿真pdf,

一种衬底驱动的0.5V全差分运算放大器

为了满足当今对低压低功耗电路的需求,设计了一种工作在0.5 V电源电压环境的全差分运算放大器.电路使用了由衬底驱动的输入级和工作在亚阈值区的输出级,并利用交叉耦合输入晶体管的结构产生负跨导来提高增益.采用0.18μm的CMOS工艺,阈值电压约为0.5 V的器件模型.Hspice仿真结果表明:直流增益为60 dB,单位增益带宽为5.4 MHz,功耗为138μW

tlv2460(具有关断状态的汽车类低功耗轨至轨输入-输出运算放大器).pdf

tlv2460(具有关断状态的汽车类低功耗轨至轨输入-输出运算放大器)

关于低功耗运算放大器

低功耗运算放大器，对低功耗运算放大器的全面描叙

高增益低功耗CMOS运算跨导放大器的设计

本文采用套筒式级联增益自举电路，设计了一种用于高速、高分辨率ADC的CMOS全差分运算放大器，达到了高增益、低功耗的设计目标。

低压低功耗CMOS电流反馈运算放大器的设计.pdf

低压低功耗CMOS电流反馈运算放大器的设计pdf,

模拟技术中的低电压、低功耗模拟电路设计方案

导读：本文研究了衬底驱动MOS管技术和运用这一技术进行低电压低功耗模拟电路设计的方法，并且运用这种技术设计低电压低功耗衬底驱动跨导运算放大器和电流差分跨导放大器。 　　随着亚微米、深亚微米技术和系统芯片（SOC）技术的日益成熟，功耗已经成为模拟电路设计中首要考虑的问题，低电压低功耗集成电路设计渐渐成为主流。因为MOS晶体管的衬底或者与源极相连，或者连接到VDD或VSS,所以经常被用作一个三端设备。 　　由于未来CMOS技术的阈值电压并不会远低于现有标准，于是采用衬底驱动技术进行模拟电路设计就成为较好的解决方案[1].衬底驱动技术的原理是：在栅极和源极之间加上足够大的固定电压，以形成反型层，

模拟技术中的一种轨至轨输入的低压低功耗运放的设计

摘  要：本文采用0.35mm的CMOS标准工艺，设计了一种轨至轨输入，静态功耗150mW，相位增益86dB，单位增益带宽2.3MHz的低压低功耗运算放大器。该运放在共模输入电平下有着几乎恒定的跨导，使频率补偿更容易实现，可应用于VLSI库单元及其相关技术领域。关键词：低功耗 ；轨至轨；恒定跨导 引言 　　电源电压逐步下降，晶体管的阈值电压并没有减小，但是运放的共模输入范围越来越小，这使设计出符合低压低功耗要求，输入动态幅度达到全摆幅的运放成为一种必须。本文所设计的具有轨至轨(R-R)输入功能的低压低功耗CMOS运算放大电路，在各种共模输入电平下有着几乎恒定的跨导，使频率补偿更容易实现，

新概念模拟电路第二册 负反馈和运算放大器基础（西电杨建国《你好放大器作者》）

负反馈和运算放大器基础》这本书从理论和运算推导入手，用数个形象化的生活场景类比、数十个实用运放电路案例解析，300 多页的篇幅，将复杂的负反馈和运算放大器基础知识不留死角讲清楚了。 电子工程师必读。作者擅长小信号检测电路设计，以低噪声低失真度，低功耗为主要研究方向，另外擅长精细信号产生，新型ADC设计。全书五部。此文档为第二册

低功耗JFET输入运算放大器.pdf

低功耗JFET输入运算放大器pdf,低输入偏置电流：50帕最大值,偏移电压:1.5 mV为B级（ada4062-2 SOIC封装）,一级2.5毫伏最大值,偏移电压漂移：5微米/°C典型,转换速率：3.3 V / s s典型,共模抑制比：90 dB,低电源电流：165微米典型.

模拟技术中的低功耗、高速轨到轨输入/输出运算放大器 AD8040简介

AD8040是一款四核、轨到轨输入和输出的高速放大器，每放大器的静态电流仅为1.3 mA。虽然功耗很低，但该放大器却能提供出色的性能，小信号带宽为125 MHz，压摆率为60 V/?s。ADI公司的XFCB工艺使该器件实现了高速、高性能和低功耗特性。 　　这款放大器采用单电源供电，具有轨到轨输入和输出，电源电压范围为2.7V至12V。输入电压范围可以超过各供电轨200 mV而不会反相。输出动态范围可以扩展至各供电轨40 mV以内。 　　AD8040以极低的功耗提供出色的信号质量。在G = +1时，无杂散动态范围(SFDR)为-72dBc (1MHz)，0.1%建立时间仅为80 ns。低失真

低功耗CMOS两级运算放大器的设计与分析

低功耗CMOS两级运算放大器的设计与分析

0．6 V CMOS轨至轨运算放大器

为适应低压低功耗设计的应用，设计了一种超低电源电压的轨至轨CMOS运算放大器。采用N沟道差分对和共模电平偏移的P沟道差分对来实现轨至轨信号输入。当输入信号的共模电平处于中间时，P沟道差分对的输入共模电平会由共模电平偏移电路降低，以使得P沟道差分对工作。采用对称运算放大器结构，并结合电平偏移电路来构成互补输入差分对。采用0．13 μm的CMOS工艺制程，在0．6 V电源电压下，HSp-ice模拟结果表明，带1O pF电容负载时，运算放大器能实现轨至轨输入，其性能为：功耗390μW，直流增益60 dB，单位增益带宽22 MHz，相位裕度80°。

3.3 V/0.18 μm恒跨导轨对轨CMOS运算放大器的设计

基于0.18 μm CMOS工艺，设计了一种3.3 V低压轨对轨（Rail-to-Rail）运算放大器。该运算放大器的输入级采用3倍电流镜控制的互补差分对结构，实现了满电源幅度的输入输出和恒输入跨导；输出级采用前馈式AB类输出控制电路，保证了轨对轨的输出摆幅以及较强的驱动能力。仿真结果表明，直流开环增益为120 dB，单位增益带宽为5.98 MHz，相位裕度为66°，功耗为0.18 mW，在整个共模范围内输入级跨导变化率为2.45%。

一种超低功耗电流反馈运算放大器

设计了一种新型的基于第二代电流传输器CCⅡ－的超低功耗电流反馈运算放大器，并采用TSMC 0.6μm CMOS工艺，利用Hspice对整个电路进行了仿真。在±1.5V电源电压工作条件下，该放大器的转换速率达到28.57V/μs，并且在闭环工作状态下具有恒定的带宽。