纳米MOSFET沟道中随机掺杂剂引起的漏极诱导势垒降低变化的分析和建模

在用于纳米金属氧化物半导体场效应晶体管（MOSFET）的集成器件和电路设计中，漏极引起的势垒降低（DIBL）变化是一项重大挑战。 这封信分析并提出了一个紧凑模型，以正确描述在使用变化传播（POV）方法时考虑二阶效应的22 nm MOSFET通道中随机掺杂剂引起的DIBL变化。 该模型已使用蒙特卡洛模拟进行了验证，并很好地捕获了DIBL的统计分布。 我们的模型和仿真均显示，由于沟道掺杂，DIBL的设计裕度为3 s，约为31.5 mV / V。 提出的统计建模方法为纳米CMOS电路的Craft.io变化感知设计提供了新的视角。