Sweeney，Robertson和Tocher（SRT）算法是除法和平方根（div / sqrt）的一种常用且有效的方法。 我们通过预测余数和商数将两个迭代重叠到一个循环中。为了减少等待时间，优先使用冗余表示以及最小冗余因子。除法和平方根可以集成到一个单元中从而降低了硬件成本。 采用40纳米技术库，经过布局设计后，我们架构的面积为37795μm2，功率为81.19mW，延迟仅为656ps。 双精度除法和平方根的循环分别为17和16。 实验表明，我们的架构具有较小的延迟和较高的频率，同时具有适度的面积和功耗。
