没有合适的资源?快使用搜索试试~ 我知道了~
资源推荐
资源详情
资源评论
verilog中中latch问题问题
在很多地方都能看到,verilog中if与case语句必须完整,即if要加上else,case后要加上default语句,以防止锁存
器的发生,接下来就来说说其中原因。
一,什么是锁存器?锁存器与触发器的区别。
锁存器与触发器最大的区别在于,锁存器是电平触发,而触发器是边沿触发。锁存器在不锁存数据时,输出随输入变化;但一
旦数据锁存时,输入对输出不产生任何影响。
二,为什么语句的不完整会导致锁存器的产生?
语句不完整即有某些情况的输入对输出无任何影响,根据锁存器的特征,反映到硬件电路即会产生锁存器。
举例说明:
这是一段简单的组合逻辑代码。图一是缺少default的case语句,图二是完整的case语句。
图一综合后的的RTL级电路为
即产生了锁存器,而且ISE也会给出警告:
而图二完整的case语句综合后的RTL级电路为:
产生的是普通的门电路,且警告消失。
三,为什么要避免产生锁存器?
关于这个问题,我在网上看到很多资料说是因为锁存器对毛刺敏感。但其实不是这个原因,因为在组合电路中,即便语句完整
了,也会对毛刺敏感。而如果你加一个时钟变为时序电路的话,即便你的语句不完整,产生了锁存器(其实在时序电路中,即
便语句不完整,也不会产生锁存器),那么也不会对毛刺敏感。
真正的原因在于FPGA中根本没有锁存器这种东西,也就是说,如果你产生了锁存器的话,将耗费更多的资源来构成它。
资源评论
- 被要求改名字2023-07-28:该文件对于解决verilog中latch问题提供了实用而有效的方法和解释,对我来说非常有帮助。
- 正版胡一星2023-07-28:这个文件对于解决verilog中的latch问题的讲解非常到位,没有过多的废话,直截了当地提供了一些实用的方法和技巧,对我帮助很大。
- 葡萄的眼泪2023-07-28:阅读这个文件后,我对verilog中的latch问题有了更清晰的认识,它以简练的语言解释了问题的本质,并给出了非常实用的解决方案。
- 琉璃纱2023-07-28:这个文件很好地解释了verilog中latch问题的本质,并给出了简明扼要的例子和解决方法,让我受益匪浅。
- 南小鹏2023-07-28:值得称赞的是,这个文件以简单易懂的方式解释了verilog中latch问题,并提供了一些实用的技巧与建议,对于初学者来说十分友好。
weixin_38617451
- 粉丝: 4
- 资源: 903
上传资源 快速赚钱
- 我的内容管理 展开
- 我的资源 快来上传第一个资源
- 我的收益 登录查看自己的收益
- 我的积分 登录查看自己的积分
- 我的C币 登录后查看C币余额
- 我的收藏
- 我的下载
- 下载帮助
最新资源
- 基于matlab开发的根据rvm回归模型自己编的matlab程序.rar
- 高效C++学生成绩管理系统:教育技术+C++17编程+数据管理+教务自动化
- 基于matlab开发的Tipping的相关向量机RVM的回归MATLAB程序,有英文注释,可以运行.rar
- 一个点击正反转程序实例,可实现案件电机正反转
- 搜索链接淘特搜索引擎共享版-tot-search-engine.rar
- 第十八届全国大学生智能汽车竞赛 摄像头组/镜头组
- 基于matlab开发的AUV惯性导航系统matlab仿真程序,包括轨迹生成、gps和sins组合、gps和dvl组合.rar
- 基于SSM的“个性化电子相册”的设计与实现.zip
- 如何在撰写科研文献时,使用ai工具辅助去完成科研工作
- 吉林大学计组笔记 自用 基于b站翼云图灵的课.pdf
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功