没有合适的资源?快使用搜索试试~ 我知道了~
温馨提示


试读
35页
你要的FPGA&数字前端笔面试题来了 FPGA&ASIC基本开发流程 题目:简述ASIC设计流程,并列举出各部分用到的工具。 ASIC开发基本流程 题目:简述FPGA的开发流程。 FPGA开发基本流程 题目:名词解释: 数字电路基础 题目:数制转换 题目:逻辑函数及其化简 题目:什么是冒险和竞争,如何消除? 题目:用与非门等设计一个全加法器 题目:MOS逻辑门 题目:用D触发器带同步高置数和异步高复位端的二分频的电路,画出逻辑电路,Verilog描述。 题目:ASIC中低功耗的设计方法和思路(不适用于FPGA) 时序逻辑电路基础 题目:简述建立时间和保持时间,作图说明 题目:说明D触发器与Latch的区别。 题目:最小周期计算 题目:什么是Clock Jitter和Clock Skew,这两者有什么区别。 题目:什么是亚稳态,产生的原因,如何消除? 题目:同步和异步 题目:谈谈对Retiming技术的理解 数字集成电路 题目:反相器的速度与哪些因素有关?什么是转换时间(transition time)和传播延迟(propagation delay)? 题目:什么是高阻态 ...
资源推荐
资源详情
资源评论






你要的FPGA&数字前端笔面试题来了
人非圣贤,谁能无过,其中有错误的如果发现,请发送至邮箱
ninghechuan@foxmail.com,我会更新改正。
后续题目,本链接会持续更新
你要的FPGA&数字前端笔面试题来了
你要的FPGA&数字前端笔面试题来了
FPGA&ASIC基本开发流程
题目:简述ASIC设计流程,并列举出各部分用到的工具。
ASIC开发基本流程
题目:简述FPGA的开发流程。
FPGA开发基本流程
题目:名词解释:
数字电路基础
题目:数制转换
题目:逻辑函数及其化简
题目:什么是冒险和竞争,如何消除?
题目:用与非门等设计一个全加法器
题目:MOS逻辑门
题目:用D触发器带同步高置数和异步高复位端的二分频的电路,画出逻辑电路,Verilog描述。
题目:ASIC中低功耗的设计方法和思路(不适用于FPGA)
时序逻辑电路基础
题目:简述建立时间和保持时间,作图说明
题目:说明D触发器与Latch的区别。
题目:最小周期计算
题目:什么是Clock Jitter和Clock Skew,这两者有什么区别。
题目:什么是亚稳态,产生的原因,如何消除?
题目:同步和异步
题目:谈谈对Retiming技术的理解
数字集成电路
题目:反相器的速度与哪些因素有关?什么是转换时间(transition time)和传播延迟(propagation delay)?
题目:什么是高阻态
题目:什么是open-drain output?
题目:相同面积的cmos与非门和或非门哪个更快?
题目:画出clock gating cell的原理图。
题目:解释一下亚稳态。
解释一下Latch的建立时间与保持时间。
RTL代码
题目:多时钟域设计中,如何处理跨时钟域
题目:编写Verilog代码描述跨时钟域信号传输,慢时钟域到快时钟域
题目:编写Verilog代码描述跨时钟域信号传输,快时钟域到慢时钟域
题目:用Verilog实现1bit信号边沿检测功能,输出一个周期宽度的脉冲信号。
题目:用Verilog实现串并转换
题目:序列检测器:有“101”序列输入时输出为1,其他输入情况下,输出为0。画出状态转移图,并用Verilog描述。
题目:用Verilog实现一个异步双端口ram,深度16,位宽8bit。A口读出,B口写入。支持片选,读写请求,要求代码可
综合。

题目:用Verilog实现三分频电路,要求输出50%占空比。
题目:用Verilog实现glitch free时钟切换电路。输入sel,clka,clkb,sel为1输出clka,sel为0输出clkb。
两个时钟源频率呈倍数关系
两个时钟源是异步时钟。
题目:用Verilog实现异步复位同步释放电路。
题目:用Verilog实现按键抖动消除电路,抖动小于15ms,输入时钟12MHz。
题目:用Verilog实现一个同步FIFO,深度16,数据位宽8bit。
题目:IIC协议的RTL设计
题目:Verilog设计异步FIFO
题目:FIFO最小深度计算
FPGA&ASIC基本开发流程
题目:简述ASIC设计流程,并列举出各部分用到的工具。

芯片架构,考虑芯片定义、工艺、封装
RTL设计,使用Verilog、System Verilog、VHDL进行描述
功能仿真,理想情况下的仿真
验证,UVM验证方法学、FPGA原型验证
综合,逻辑综合,将描述的RTL代码映射到基本逻辑单元门、触发器上
DFT技术,插入扫描链
等价性检查,使用形式验证技术
STA,静态时序分析
布局规划,保证没有太多的内部交互,避免布线上的拥堵和困扰
时钟树综合,均匀地分配时钟,减少设计中不同部分间的时钟偏移
DRC,设计规则检查
LVS,布线图和原理图进行比较
生成GDSII
这整个流程称为RTL2GDSII,利用GDSII来生产芯片的过程称作流片(Tapeout),以上是一个Fabless公司的简易设
计流程,最后将GDSII送至Foundry生产芯片。
题目:简述FPGA的开发流程。
剩余34页未读,继续阅读
资源评论



xlinxdu
- 粉丝: 3w+
- 资源: 32
上传资源 快速赚钱
我的内容管理 展开
我的资源 快来上传第一个资源
我的收益
登录查看自己的收益我的积分 登录查看自己的积分
我的C币 登录后查看C币余额
我的收藏
我的下载
下载帮助


安全验证
文档复制为VIP权益,开通VIP直接复制
