verilog语法执行的顺序问题

所需积分/C币:11 2020-08-04 20:05:32 19KB PDF
收藏 收藏
举报

always @ (negedge clk or negedge rst_n) if(!rst_n) begin out2 <= 1'b0; cnt <= 2'd0; end else begin cnt <= cnt + 1'b1; if(cnt == 2'd1) out2 <= ~out2; else if(cnt == 2'd2) begin cnt <= 2'd0; out2 <= ~out2; end end 比

...展开详情
立即下载 低至0.43元/次 身份认证VIP会员低至7折
    抢沙发
    一个资源只可评论一次,评论内容不能少于5个字
    img
    • 分享王者

      成功上传51个资源即可获取

    关注 私信 TA的资源

    上传资源赚积分,得勋章
    最新推荐