DS/FH混合扩频接收机解扩及同步技术的FPGA实现

研究采用编码扩频的DS/FH混合扩频接收机的核心模块----同步及解扩部分的FPGA实现结构。将多种专用芯片的功能集成在一片大规模FPGA芯片上，实现了接收机的高度集成化、小型化。伪码的串并混合捕获算法及调频同步算法等均采用硬件完成。