没有合适的资源?快使用搜索试试~ 我知道了~
EDA/PLD中的verilog HDL 结构化建模具体实例
4 下载量 93 浏览量
2020-12-09
13:58:52
上传
评论
收藏 41KB PDF 举报
温馨提示
试读
3页
5.4 结构化建模具体实例对一个数字系统的设计,我们采用的是自顶向下的设计方式。可把系统划分成几个功能模块,每个功能模块再划分成下一层的子模块。每个模块的设计对应一个module ,一个module 设计成一个verilog HDL 程序文件。因此,对一个系统的顶层模块,我们采用结构化的设计,即顶层模块分别调用了各个功能模块。下面以一个实例(一个频率计数器系统)说明如何用HDL进行系统 设计。在该系统中,我们划分成如下三个部分:2输入与门模块,LED显示模块,4位计数器模块。系统的层次描述如下: TOP CNT_BCD (CNT_BCD.v) Sub AND2 CNT_4b HEX2LED
资源推荐
资源评论
资源评论
weixin_38589812
- 粉丝: 4
- 资源: 921
上传资源 快速赚钱
- 我的内容管理 展开
- 我的资源 快来上传第一个资源
- 我的收益 登录查看自己的收益
- 我的积分 登录查看自己的积分
- 我的C币 登录后查看C币余额
- 我的收藏
- 我的下载
- 下载帮助
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功