没有合适的资源?快使用搜索试试~ 我知道了~
EDA/PLD中的Verilog HDL实例数组
3 下载量 154 浏览量
2020-12-09
14:01:52
上传
评论
收藏 26KB PDF 举报
温馨提示
试读
1页
当需要重复性的实例时,在实例描述语句中能够有选择地定义范围说明(范围说明也能够在模块实例语句中使用)。这种情况的门描述语句的语法如下:gate_type [delay]instance_name [leftbound:rightbound](list_of_terminal_names);leftbound和rightbound值是任意的两个常量表达式。左界不必大于右界,并且左、右界两者都不必限定为0。示例如下。wire [3:0] Out, InA, InB;. . .nand Gang [3:0] (Out, InA, InB);带有范围说明的实例语句与下述语句等价:nandGang3 (
资源推荐
资源评论
资源评论
weixin_38748207
- 粉丝: 7
- 资源: 917
上传资源 快速赚钱
- 我的内容管理 展开
- 我的资源 快来上传第一个资源
- 我的收益 登录查看自己的收益
- 我的积分 登录查看自己的积分
- 我的C币 登录后查看C币余额
- 我的收藏
- 我的下载
- 下载帮助
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功