上电时实现延时系统复位的IC
176 浏览量
2021-02-03
17:05:12
上传
评论
收藏 82KB PDF 举报
上电时实现延时系统复位的上电时实现延时系统复位的IC
通过给晶体管增加一些电容、二极管和电阻，使用保持时间可调的复位IC，将纯手动复位转换为自动复位。
在大多数应用中， （手动复位）引脚通常与开关相连，为管理芯片制造手动复位信号。随后，在预先设定的有效延时
时间后，其从低电平有效复位回到高电平状态。手动复位适用于大多数应用；然而，它需要人为干涉产生复位信号。在一些应
用中，手动复位存在争议，因为系统每次上电时都要执行。
更进一步，包括嵌入式处理器在内的应用需要复位输出为保持高电平——也就是说，非有效——在应用复位或低有效之前
的某个时期。如图1电路在设备上电时无需按下复位键的情况下，被证实是有效的，因为在复位的低信号到来之前，复位自动
以预先设定的保持时间发生。
电路使用带 引脚和低有效输出 的复位管理芯片。通常 输入的内部上拉电阻为20到50kΩ。上电期间，
内部电阻将电容C
1
充电到正向最大值V
DD
。为管理芯片产生 复位输入，其 输入必须接收低有效的地信号，需要晶体管
Q
1
导通。这个导通的时间长度取决于R
1
和C
2
的RC时间常数。这两个器件决定Q
1
什么时候导通，从而为 输出提供保持
时间可调的高电平。为增加保持时间，增加R
1
和C
2
的RC时
间常数即可。
复位管理芯片只在 管脚的电压超过触发阈值电压和管理器内部复位周期结束时，产生 输出。这个延时时间滤
除了所有输入电压的毛刺。因为Q
1
的导通，使C
1
的负向变为地。而C
1
的正向不能立即改变极性，其被拉低并通过 输入的
内部上拉电阻，缓慢的再次充电。当达到复位芯片的阈值电压时，一旦达到芯片的延时时间便输出复位信号。C
1
的选择并不
严格。然而，它的值应该尽量大——例如0.1到10µF——使C
1
和内部上拉电阻所得的RC时间常数足够大。这个值确保C
1
在
引脚上保持了至少1us的低电平。
C
2
充电到Q
1
的偏置电压后，晶体管仍然导通。在下一次上电或手动按键复位电路时，晶体管C
2
放电。这个动作一旦发
生，Q
1
关闭。R
1
将C
1
的负向充电到供电电压V
DD
。因为电容C
1
的正向不能立即改变，其表现为充电到2V
DD
。然而，保护二
极管D
1
将C
1
的电压箝位到仅为V
DD
加上二极管的导通电压。一旦C
2
充电足够使Q
1
再次导通时，重复循环。
英文原文： 英文原文：
IC performs delayed system reset upon power-up
By adding a transistor with some capacitors, diodes, and resistors, you can transform a pure-manual reset to an
automatic reset with adjustable hold time for the reset IC.
Goh Ban Hok, Infineon Technologies Asia Pacific Ltd, Singapore; Edited by Charles H Small and Fran Granville -- EDN,
2/7/2008
In most applications, the (manual-reset) pin usually connects to a switch to create a manual-reset signal to the
supervisory chip. Subsequently, after a predetermined time-out-active period, it goes back to the high state in an active-low
reset. A manual reset is a good feature for most applications; however, it requires human intervention to create the reset. In
some applications, a manual reset could be a hassle because you must perform it each time the system powers up.
Further, applications involving embedded microprocessors can require the reset output to hold high—that is, inactive—
for a certain period of time before you can apply the reset, or active low. The circuit in Figure 1 proves usefulduring power-
up when there is no need to press the reset button once the device powers up, because reset occurs automatically with the
predetermined hold time before you apply the reset-low signal.
The circuit employs a reset-supervisory chip with the pin and active-low output, . Normally, the input has an internal pullup
resistor with a value of 20 to 50 kΩ. During power-up, this internal resistor charges up capacitor C1 to the maximum value
to VDD at the positive side. T
资源评论
