CMOS电路IDDQ测试电路设计

摘要：针对CMOS集成电路的故障检测，提出了一种简单的IDDQ静态电流测试方法，并对测试电路进行了设计。所设计的IDDQ电流测试电路对CMOS被测电路进行检测，通过观察测试电路输出的高低电平可知被测电路是否存在物理缺陷。 　　测试电路的是电流差分放大电路，其输出一个与被测电路IDDQ电流成正比的输出。测试电路串联在被测电路与地之间，以检测异常的IDDQ电流。测试电路仅用了7个管子和1个反相器，占用面积小，用PSpice进行了晶体管级模拟，实验结果表明了测试电路的有效性。 　　0  引言 　　测试CMOS电路的方法有很多种，测试逻辑故障的一般方法是采用逻辑响应测试，即通常所说的功能测试。功