-
60
- - 61 -
基于
FPGA
的
GPS
时钟驯服电路设计与实现
张 磊,黄海生,张 斌
(西安邮电大学 陕西 西安 710121)
GPS 是一个全球卫星导航定位系统,可以为用户免费提
供实时、高精度的时间信息。GPS 的时间系统由具有高精度、
高稳定度的原子钟组成。由地面控制系统的氢原子或铯原子
钟向主运行钟提供时间与频率微调参数,使主运行钟保持极
高的长期稳定性,精度可以达到 10
-12
~10
-15
,没有累计误差
[1]
。
现代电力和通信系统等需要高精确的时钟系统,时钟系
统精度要求达到 ,甚至纳秒级别。如何简单、低成本的获取
高精度时间系统尤为重要。电子系统一般使用晶振作为时钟
源,经分频后作为系统时钟。晶振随着使用环境温度、电压
的变化以及时间的推移,频率会有一定的偏移,但晶振频率
短稳特性好,无随机误差。针对以上问题,结合 GPS 时钟无
累积误差和晶振时钟无随机误差的特性,采用一种使用 GPS
时钟同步晶振时钟,实现高精度同步时钟的方法。此方法使
用 GPS 时钟实时测量晶振时钟频率以及输出时钟相位,利用
晶振频差和输出时钟相位差调节电路分频比,消除晶振时钟
累积误差的同时与 GPS 时钟保持同步
[1-2]
。
收稿日期:2014
–
02
–
17 稿件编号:201402076
基金项目:陕西省科技统筹创新工程计划战略基金资助项目 (2012KTCQ01-06); 陕西省教育厅服务地方专项基金项目 (2013JC10)
作者简介:张 磊 (1987—),男,陕西咸阳人,硕士研究生。研究方向:专用集成电路与系统集成。
摘要:为满足系统对高精度时钟的要求,根据晶振时钟无随机误差和全球定位系统(
GPS
)时钟无累计误差的特
点,提出了一种利用
GPS
秒时钟驯服晶振时钟来实现高精度时钟的方案。该方案根据数字锁相环倍频原理,通过
测量
GPS
秒时钟和本地生成秒时钟的相位误差来调整电路分频比,实时消除晶振时钟的累计误差,从而实现高
精度的系统时钟。经实际验证,该方法在使用
16.369 M
温补晶振时,在
GPS
信号有效情况下输出时钟误差小于
0.1 ppm
,
GPS
信号失效后 1 小时后误差小于
0.3 ppm
。
关键词:
GPS
秒时钟;时钟驯服;高精度时钟;时间同步;现场可编程门阵列
中图分类号:
TN
492
文献标识码:A
文章编号:1674-6236(2014)11-0061-04
1
时钟误差分析
Design and implementation of GPS clock tame circuit based on FPGA
ZHANG Lei, HUANG Hai-sheng, ZHANG Bin
(
Xi’an University of Posts and Telecommunications, Xi’an 710121, China
)
Abstract:
To meet the requirements of system for higsh precision clock,according to the characteristics of crystal clock
without random error and the global positioning system (GPS) clock no accumulated error, this paper proposes a scheme
of using GPS second signal to tame crystal oscillator clock to realize high precision clock. The scheme based on the
principles of digital PLL frequency multiplier by measuring the phase error of the GPS seconds clock with the local
clock to adjust the ratio of the clock divider circuit, real-time eliminating crystal clock cumulative error,So as to realize
high precision system clock. Verified by practical, the method in the use of 16.369MHz temperature-compensation
crystal oscillator, under the condition of GPS signals effectively the output clock error is less than 0.1ppm, GPS signal
failure after 1 hour after the error is less than 0.3ppm.
Key words:
GPS second clock; clock tame; high-accuracy clock; time synchronization; Field-Programmable Gate Array(FPGA)
1.1
晶振秒时钟误差分析
对温补晶振时钟进行分频,可以得到系统需要的频率时
钟。设晶振时钟频率为
f
,周期
t
。设系统需要的时钟频率为
f
0
,周期为
T
0
。则标准分频比为:
式中:
n
i
为晶振时钟在一秒时间内的计数值。因为温补
晶振在短时间内的频率稳定度很好,短时间内使用晶振分频
得到的时钟频率随机误差很小。现连考察续晶振分频得到的
时钟序列:
T
1
,
T
2
,
T
3
,
⋯
,
T
n
,设观测的第一个时钟与标准时间
(UTC)的偏差为
▽
t
0
,由于晶振时钟频差导致的每周期时钟
偏差为为
▽
t
1
,对应每个时钟的误差是
τ
1
,
τ
2
,
τ
3
,
⋯
,
τ
n
。则有:
τ
i
=
T
i
-
T
0
=
▽
t
0
+
i
×
▽
t
1
i
=1,2,3,
⋯,
n
有(2)式可知,分频时钟在开始时误差较小,随着时间
的推移,即
i
值较大时,误差不断积累,误差显著增大。
(1)
(2)
M
f
i
=
0
电子设计工程
第
11
期第
22
卷
Vol.
22
No.
11
Electronic Design Engineering
Jun.
2014
2014 年6月