没有合适的资源？快使用搜索试试~
我知道了~
文库首页
开发技术
硬件开发
UART verilog
UART verilog
UART
verilog
需积分: 15
12 下载量
193 浏览量
2014-04-02
05:31:50
上传
评论
收藏
606B
V
举报
温馨提示
立即下载
开通VIP（低至0.43/天）
买1年送1年
UART verilog
资源推荐
资源评论
uart.rar_Verilog uart_uart verilog_verilog Uart_中断 uart
浏览：149
5星 · 资源好评率100%
UART verilog 代码， 内置CPU接口方式，支持2线制和流控4线制。支持轮训和中断方式。
UART（verilog）
浏览：44
FPGA实现串行接口 RS232，用verilog编写。
UART实现Verilog版
浏览：64
该代码实用Verilog实现UART功能，为Xilinx公司的设计实例。
UART verilog代码
浏览：88
The UART (Universal Asynchronous Receiver/Transmitter) core provides serial communication capabilities, which allow communication with modem or other external devices, like another computer using a
verilog-uart:Verilog UART
浏览：157
Verilog UART 自述文件 有关更多信息和更新： : GitHub 存储库： : 介绍 这是一个基本的 UART 到 AXI Stream IP 核，用 Verilog 编写，带有 cocotb 测试平台。 文档 核心的主要代码存在于 rtl 子目录中。 uart_rx.v 和 uart_tx.v 文件是实际的实现，uart.v 只是实例化两个模块并建立了几个内部连接。 UA
串口的Verilog 代码 UART_FPGA
浏览：184
5星 · 资源好评率100%
此代码为完整的UART Verilog代码，在EP2C5Q208C8N 芯片上运行通过。
verilog实现的UART(带中断、奇偶校验、帧错误)
浏览：124
input wire clk, //50MHz input wire rst_n, input wire rx_in, //串行输入
UART verilog仿真实现
浏览：53
4星 · 用户满意度95%
UART verilog仿真实现 仿真功能实现
串口 UART Verilog 源代码(三个）
浏览：195
前段时间要用的，在这里没找到，代码都是网上找来的，一共有三个实现代码，很有用噢。 我自己改进了一个下次再发吧 网上 , 源代码
UART完整程序
浏览：139
本例子包含verilog的UART完整的代码
UART串口verilog
浏览：37
5星 · 资源好评率100%
UART串口: verilog HDL程序实现串口的发送和接收数据。
UART verilog cord
浏览：107
UART 基于Verilog实现UART的简单程序，经过综合 。
UART.rar_ verilog uart_Verilog uart_uart verilog_verilog Ua
浏览：168
标题中的"UART.rar_ verilog uart_Verilog uart_uart verilog_verilog Ua"暗示这是一个关于Verilog实现UART的资源包，包含了不同形式的关键词，可能是为了强调其内容的核心——Verilog实现的UART设计。 描述指出这...
UART.zip_uart verilog_verilog实现uart_verilog语言uart
浏览：78
标题中的“UART.zip_uart verilog_verilog实现uart_verilog语言uart”表明这是一个关于使用Verilog语言实现UART功能的项目压缩包。这个项目可能包含了完整的UART模块设计，以及相关的测试环境和验证案例。 描述中...
uart.rar_uart_uart verilog_verilog Uart
浏览：132
"uart.rar_uart_uart verilog_verilog Uart"这个压缩包文件很可能是关于使用Verilog HDL实现UART的一个项目。文件列表中的"uart"可能是源代码文件，包含UART模块的Verilog代码，以及可能的状态机、波特率发生器等...
uart.rar_uart verilog_verilog Uart
浏览：12
标题"uart.rar_uart verilog_verilog Uart"指出这是一个关于Verilog实现UART的项目。"rar"文件通常用于压缩和归档文件，因此我们可能有一个包含UART Verilog源代码和相关文档的压缩包。 描述提到"Uart port 是一段...
uart.rar_uart tx verilog_uart verilog 视频_verilog
浏览：54
5星 · 资源好评率100%
在这个“uart.rar”压缩包中，包含了UART的Verilog实现，包括发送器（tx）、接收器（rx）以及测试平台（testbench）。下面是关于UART、Verilog实现及测试环境的详细讲解。 UART是一种简单的串行通信协议，它通过...
UART协议的verilog实现
浏览：112
5星 · 资源好评率100%
采用verilog实现的UART协议，仿真通过，并能够通过FPGA实现。非常好！！！
Verilog 实现的UART通讯
浏览：182
Verilog 编写的UART核，可以实现可定义形式数据的收到，测试工作正常
uart源码－verilog
浏览：178
4星 · 用户满意度95%
支持uart协议RS232/422/485；verilog语言设计；支持任意比特率；滤除毛刺，时钟误差兼容理论值2.7％
UART源码（verilog）
浏览：164
用verilog语言编写的异步串行通信接口的控制程序，用来控制422设备。
UART.rar_uart verilog
浏览：84
verilog版UART，非常实用，设计中可以直接实用，不能自己写代码
UART Verilog (串口通信Verilog HDL代码)
浏览：117
5星 · 资源好评率100%
UART Verilog HDL代码,经过RTL仿真和FPGA验证。 波特率支持9600~921600等8种,并支持灵活可配。
基于altera FPGA 的 UART IP核
浏览：129
5星 · 资源好评率100%
使用verilog HDL语言编写的串口IP核，经过波形仿真验证
UART收发完整verilog代码
浏览：67
4星 · 用户满意度95%
经测试可以正确收发，而且用比较少的资源实现，非诚适合在小芯片或者资源比较少的开发芯片上设计与实现！
uart verilog源码与testbench
浏览：184
3星 · 编辑精心推荐
简单的uart verilog源码，没有奇偶校验位，1bit停止位，8bit数据位，MSB先。实际测试通过。可在此基础上修改自己需要的uart源码
verilog UART例程
浏览：133
一个基于FPGA的verilog语言编写的uart通讯源代码。
评论
收藏
内容反馈
立即下载
开通VIP（低至0.43/天）
买1年送1年
资源评论
资源反馈
评论星级较低，若资源使用遇到问题可联系上传者，3个工作日内问题未解决可申请退款~
联系上传者
评论
速冻
粉丝: 0
资源:
1
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场，查看用户热搜
最新资源
jdk18压缩包可以直接下载
jdk17压缩包下载后解压放到指定文件
(源码)基于Arduino的宝藏箱管理系统.zip
fb000f5e-12c5-a46b-102a-f08bdfa015f1.json
(源码)基于TensorFlow的图像纹理识别系统.zip
(源码)基于Java和Hadoop的分布式系统实验项目.zip
2024最新敏感词库大全
Python验证码生成器（附源代码）通过每次点击“刷新”按钮生成不同的验证码
(源码)基于物联网的智能花盆系统.zip
(源码)基于Spring Boot和区块链的DDCMS系统.zip
资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！
点击此处反馈
安全验证
文档复制为VIP权益，开通VIP直接复制
信息提交成功
