下载 >  课程资源 >  嵌入式 > UART源码(verilog)

UART源码(verilog) 评分:

用verilog语言编写的异步串行通信接口的控制程序,用来控制422设备。
2019-01-20 上传大小:10KB
分享
收藏 (1) 举报
【FPGA】【Verilog】【基础模块】UART
FPGA——UART Verilog程序设计
简单UART的verilog实现
Verilog实现UART串口收发器数字电路
Verilog 实现的UART通讯

Verilog 编写的UART核,可以实现可定义形式数据的收到,测试工作正常

立即下载
串行接口(UART)------verilog实现串口发送模块
UART(verilog

FPGA实现串行接口 RS232,用verilog编写。

立即下载
FPGA 学习之路 (七) UART串口设计
UART完整程序

本例子包含verilog的UART完整的代码

立即下载
UART收发完整verilog代码

经测试可以正确收发,而且用比较少的资源实现,非诚适合在小芯片或者资源比较少的开发芯片上设计与实现!

立即下载
UART Verilog (串口通信Verilog HDL代码)

UART Verilog HDL代码,经过RTL仿真和FPGA验证。 波特率支持9600~921600等8种,并支持灵活可配。

立即下载
基于FPGA实现uart串口模块(Verilog)--------接收模块及思路总结
用Verilog HDL语言实现UART通信
uart verilog源码与testbench

简单的uart verilog源码,没有奇偶校验位,1bit停止位,8bit数据位,MSB先。实际测试通过。可在此基础上修改自己需要的uart源码

立即下载
verilog实现uart:发送机部分(详细注释+仿真结果)
uart-verilog HDL
UART协议的verilog实现

采用verilog实现的UART协议,仿真通过,并能够通过FPGA实现。非常好!!!

立即下载
基于FPGA的UART接口协议设计
UART verilog仿真实现

UART verilog仿真实现 仿真功能实现

立即下载

热点文章

img

spring mvc+mybatis+mysql+maven+bootstrap 整合实现增删查改简单实例.zip

资源所需积分/C币 当前拥有积分 当前拥有C币
5 0 0
点击完成任务获取下载码
输入下载码
为了良好体验,不建议使用迅雷下载
img

UART源码(verilog)

会员到期时间: 剩余下载个数: 剩余C币: 剩余积分:0
为了良好体验,不建议使用迅雷下载
VIP下载
您今日下载次数已达上限(为了良好下载体验及使用,每位用户24小时之内最多可下载20个资源)

积分不足!

资源所需积分/C币 当前拥有积分
您可以选择
开通VIP
4000万
程序员的必选
600万
绿色安全资源
现在开通
立省522元
或者
购买C币兑换积分 C币抽奖
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
为了良好体验,不建议使用迅雷下载
确认下载
img

资源所需积分/C币 当前拥有积分 当前拥有C币
1 0 0
为了良好体验,不建议使用迅雷下载
VIP和C币套餐优惠
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
您的积分不足,将扣除 10 C币
为了良好体验,不建议使用迅雷下载
确认下载
下载
您还未下载过该资源
无法举报自己的资源

兑换成功

你当前的下载分为234开始下载资源
你还不是VIP会员
开通VIP会员权限,免积分下载
立即开通

你下载资源过于频繁,请输入验证码

您因违反CSDN下载频道规则而被锁定帐户,如有疑问,请联络:webmaster@csdn.net!

举报

  • 举报人:
  • 被举报人:
  • *类型:
    • *投诉人姓名:
    • *投诉人联系方式:
    • *版权证明:
  • *详细原因: