下载 >  开发技术 >  其它 > UART实现Verilog版

UART实现Verilog版 评分:

该代码实用Verilog实现UART功能,为Xilinx公司的设计实例。
2017-10-12 上传大小:10KB
分享
收藏 (2) 举报
vivado学习第二 串口通信
FPGA基础设计(三):UART串口通信
用Verilog HDL语言实现UART通信
FPGA——UART Verilog程序设计
串行接口(UART)------verilog实现串口发送模块
简单UART的verilog实现
UART协议的verilog实现

采用verilog实现的UART协议,仿真通过,并能够通过FPGA实现。非常好!!!

立即下载
Verilog 实现的UART通讯

Verilog 编写的UART核,可以实现可定义形式数据的收到,测试工作正常

立即下载
uart——我的第一个独立完成的fpga程序
UART源码(verilog

用verilog语言编写的异步串行通信接口的控制程序,用来控制422设备。

立即下载
FPGA 学习之路 (七) UART串口设计
【FPGA】【Verilog】【基础模块】UART
UART的FIFO功能
verilog实现的带FIFO的UART模块

verilog实现的带FIFO的UART模块,代码风格良好,模块化,具有较高的参考价值。

立即下载
基于FPGA实现uart串口模块(Verilog)--------接收模块及思路总结
UART IP核(verilog代码及说明文档)

使用verilog HDL语言编写的串口IP核,其中的全部代码,经过波形仿真验证,内附说明文档,已经过仿真,可完美运行。

立即下载
使用verilog实现基于FPGA的UART串口收发模块

使用verilog实现基于FPGA的串口收发模块,可在模块内部更改波特率,收发通道独立

立即下载
基于Zynq7020的Uart和PWM的Verilog HDL代码

基于Zynq7020的Uart和PWM的Verilog HDL代码, 实测串口部分可以按照串口协议完成数据收发,PWM占空比可调。

立即下载
Verilog Uart 串口程序 任意波特率

Verilog 编写的串口程序 ,可任意设置波特率, 直接例化使用

立即下载
FPGA模拟串口自收发-Verilog-附源码

FPGA与PC串口自收发通信,编程语言Verilog

立即下载

热点文章

img

spring mvc+mybatis+mysql+maven+bootstrap 整合实现增删查改简单实例.zip

资源所需积分/C币 当前拥有积分 当前拥有C币
5 0 0
点击完成任务获取下载码
输入下载码
为了良好体验,不建议使用迅雷下载
img

UART实现Verilog版

会员到期时间: 剩余下载个数: 剩余C币: 剩余积分:0
为了良好体验,不建议使用迅雷下载
VIP下载
您今日下载次数已达上限(为了良好下载体验及使用,每位用户24小时之内最多可下载20个资源)

积分不足!

资源所需积分/C币 当前拥有积分
您可以选择
开通VIP
4000万
程序员的必选
600万
绿色安全资源
现在开通
立省522元
或者
购买C币兑换积分 C币抽奖
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
为了良好体验,不建议使用迅雷下载
确认下载
img

资源所需积分/C币 当前拥有积分 当前拥有C币
7 0 0
为了良好体验,不建议使用迅雷下载
VIP和C币套餐优惠
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
您的积分不足,将扣除 10 C币
为了良好体验,不建议使用迅雷下载
确认下载
下载
您还未下载过该资源
无法举报自己的资源

兑换成功

你当前的下载分为234开始下载资源
你还不是VIP会员
开通VIP会员权限,免积分下载
立即开通

你下载资源过于频繁,请输入验证码

您因违反CSDN下载频道规则而被锁定帐户,如有疑问,请联络:webmaster@csdn.net!

举报

  • 举报人:
  • 被举报人:
  • *类型:
    • *投诉人姓名:
    • *投诉人联系方式:
    • *版权证明:
  • *详细原因: