学生实验之FPGA 多路分频器实验，适合FPGA初学者

FPGA（Field Programmable Gate Array）多路分频器是在FPGA中实现的一种电子电路，它可以将一个输入时钟信号分频成多个不同频率的输出时钟信号。这种分频器在数字电路设计中非常常见，特别是在需要不同频率时钟信号的应用中。 FPGA多路分频器的工作原理主要基于计数器和逻辑控制单元。 本实验主要目的是进行 2 分频、3 分频、4 分频和 8 分频的 Verilog 实现及仿真。