verilog比较器

选择比较器

需积分: 32 19 下载量 179 浏览量 2013-06-27 14:03:51 上传评论 2 收藏 82KB DOC 举报

温馨提示

试读

6页

设计一个带功能选择的字节（8位）的比较器（compare.v）。　　　　　　说明：比较两个字节的大小，选择控制位为sel[1:0]要求在sel的控制下：　　　1）当 sel=00时如a[7:0]大于b[7:0]，则输出高电平，否则输出低电平；　　　2）当sel=01时如a[7:0]小于b[7:0]，则输出高电平，否则输出低电平；　　　3）当sel=01时如a[7:0]等于b[7:0]，则输出高电平，否则输出低电平；

verilog比较器

verilog 两位比较器

使用Verilog语言实现比较器

verilog4位比较器

bijiaoqi.rar_Verilog 比较器_Verilog比较器_比较器Verilog

verilog 数值比较器，加法器等

相当经典的设计方法Verilog实现数据排序的代码

用Verilog-A写的一些电路模块的例子

VHDL和FPGA实现四位数据比较器

EDA代码74HC85四位数值比较器代码

CAN verilog

verilog

verilog 状态机

verilog教材

verilog编写的四位比较器

用vscode玩verilog实例一--比较器代码包（带tb文件，可编译仿真看波形）

浮点运算器 Verilog

Verilog编程八位比较器 代码+仿真

11-Verilog HDL比较器与移位器设计.7z

verilog 学习

1_verilog_

verilog:verilog 作业

VGA_verilog

verilog.zip_verilog

代码对比器

源代码比较器

代码比较器

最新资源

Verilog编程八位比较器代码+仿真