时序逻辑电路——60进制同步计数器的实现
需积分: 34 157 浏览量
2013-03-30
16:53:20
上传
评论 2
收藏 181KB DOC 举报
时序逻辑电路
——60 进制同步计数器的实现及其改进电路
一、 题目：
试用同步加法计数器 74LS161（或 74LS160）和二 4 输入与非门 74LS20 构
成百以内任意进制计数器，并采用 LED 数码管显示计数进制。采用 555
定时器构成多谐振荡电路，为同步加法计数器提供时钟输入信号。例如，
采用同步加法计数器 74LS 161 构成 60 进制加法计数器的参考电路如图 2
所示。
图 2
二、 分析：
这个实验要求用同步加法计数器 74LS161 构成 60 进制加法计数器，并用
555 产生脉冲信号，不妨把这个设计分成时钟信号生成的设计和计数器的设计。
时钟输入信号的设计：
555 定时器简介
555 定时器是一种模拟电路和数字电路相结合的中规模集成器件，它性能
优良，适用范围很广，外部加接少量的阻容元件可以很方便地组成单稳态触发
器和多谐振荡器，以及不需外接元件就可组成施密特触发器。因此集成 555 定
时被广泛应用于脉冲波形的产生与变换、测量与控制等方面。
下图为用 555 定时器设计的多谐振荡器的电路图及其电路产生的波形。
评论0
最新资源