没有合适的资源？快使用搜索试试~
我知道了~
文库首页
开发技术
硬件开发
VHDL实验5 同步计数器(完整版)
VHDL实验5 同步计数器(完整版)
VHDL
vhdl实验
同步计数
fpga
需积分: 50
23 下载量
27 浏览量
2011-12-04
00:53:30
上传
评论
收藏
2.08MB
DOC
举报
温馨提示
立即下载
里面有详细的实验准备、实验内容步骤、实验程序分析、实验结果等.
资源推荐
资源评论
利用vhdl设计的计数器
浏览：29
利用vhdl设计的计数器，希望对大家有用
VHDL计数器
浏览：124
5星 · 资源好评率100%
用VHDL写的计数器模块，可以在此基础上进行修改
vhdl 计数器
浏览：176
library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all;
计数器VHDL
浏览：21
数字逻辑电路设计实验 用VHDL语言实现的计数器
用VHDL编写计数器
浏览：51
4星 · 用户满意度95%
用VHDL描写计数器，0-999 一、题目要求： 输出为3位BCD码的计数显示电路。该计数显示电路由三个模块构成： 1、十进制计数器（BCD_CNT） 2、七段显示译码器电路（DEC_LED） 3、分时总线切换电路（SCAN）
VHDL5进制计数器
浏览：165
VHDL实验，使用VHDL编写5进制计数器，并附上了仿真图
vhdl五进制计数器
浏览：152
4星 · 用户满意度95%
vhdl语言描述 五进制计数器 外加仿真波形图
vhdl语言设计计数器
浏览：75
特别适合电子信息工程和通信工程专业的学生学习，在实验中使用
EDA大作业--含异步清零和同步时钟的模可变计数器设计（VHDL）
浏览：179
3星 · 编辑精心推荐
CLK为时钟输入，RST为异步清零端，D[2..0]为模式控制端，可实现8种不同模式的计数方式，本计数器可供选择的计数模式分别为：七进制，十二进制，二十四进制，二十八进制，三十进制，三十一进制，六十进制，三百六十五进制。
8位可逆计数器 vhdl
浏览：194
4星 · 用户满意度95%
8位可逆计数器 vhdl语言 源码 8位可逆计数器 vhdl语言 源码 8位可逆计数器 vhdl语言 源码
实验五 四位二进制加法计数器VHDL设计.pdf
浏览：15
5星 · 资源好评率100%
实验五 四位二进制加法计数器VHDL设计.pdf实验五 四位二进制加法计数器VHDL设计.pdf实验五 四位二进制加法计数器VHDL设计.pdf实验五 四位二进制加法计数器VHDL设计.pdf实验五 四位二进制加法计数器VHDL设计.pdf实验五 四位二进制加法计数器VHDL设计.pdf实验五 四位二进制加法计数器VHDL设计.pdf实验五 四位二进制加法计数器VHDL设计.pdf实验五 四位二进
实验五 四位二进制加法计数器VHDL设计.docx
浏览：145
5星 · 资源好评率100%
实验五 四位二进制加法计数器VHDL设计.docx实验五 四位二进制加法计数器VHDL设计.docx实验五 四位二进制加法计数器VHDL设计.docx实验五 四位二进制加法计数器VHDL设计.docx实验五 四位二进制加法计数器VHDL设计.docx实验五 四位二进制加法计数器VHDL设计.docx实验五 四位二进制加法计数器VHDL设计.docx实验五 四位二进制加法计数器VHDL设计.docx
EDA实验，FPGA，用VHDL语言设计一个范围0～15的加法计数器，异步清零和同步使能，分频
浏览：59
5星 · 资源好评率100%
用VHDL语言设计一个范围0～15的加法计数器，每次加1；该加法计数器具 有异步清零端和同步使能端，通过按键分别控制；该加法计数器计数值的高低位 分别由两位数码管显示；该加法计数器的计数频率有1Hz和2Hz两种，可通过按 键进行选择。1Hz和2Hz这两种时钟频率是由FPGA外部20MHz的时钟信号通过 FPGA内部锁相环模块分频先得到10kHz的时钟信号，再通过FPGA内部所设计的 分频器模块而分
实验四四位二进制同步计数器.doc
浏览：42
5星 · 资源好评率100%
实验四四位二进制同步计数器.doc
VHDL语言计数器实现
浏览：114
已验证的，很好用，具体通过状态机实现技术功能，目前是模 4 的计数器
基于VHDL的四位计数器
浏览：145
本程序是基于VHDL的四位计数器，适用刚刚接触数字系统设计群体
用VHDL实现变模计数器
浏览：19
5星 · 资源好评率100%
这是一个简单的VHDL程序，实现变模计数器设计，希望能对初学者有所帮助
6进制计数器计数器 VHDL
浏览：27
基于fpga，使用vhdl语言编写的6进制计数器。输入时钟为1hz
模五计数器源程序加仿真程序verilog
浏览：136
verilog语言编写的5进制计数器的源程序加仿真程序，Vivado软件应用，程序正确，可以直接出仿真波形，少加修改可以变成任意进制计数器，
同步六进制加减法可逆计数器(JK).ms7
浏览：189
本电路实现了同步六进制加减法可逆计数器的功能: 电路能准确地按照六进制加法或减法计数的规律进行计数. 读者应深刻理解本例的分析和设计过程, 以为日后设计更为复杂的同步时序逻辑电路打下基础.
模可变计数器的设计（VHDL语言）
浏览：109
5星 · 资源好评率100%
模可变计数器的设计（VHDL语言）是一个控制位M，当M=0时，模23计数；当M=1时，模109计数。
同步六进制加减法可逆计数器(D).ms7
浏览：102
本电路实现了同步六进制加减法可逆计数器的功能: 电路能准确地按照六进制加法或减法计数的规律进行计数. 读者应深刻理解本例的分析和设计过程, 以为日后设计更为复杂的同步时序逻辑电路打下基础.
计数器 VHDL源代码
浏览：175
4星 · 用户满意度95%
计数器 VHDL源代码
VHDL 0-99计数器
浏览：3
5星 · 资源好评率100%
用VHDL实现0-99计数并在两个数码数码管上显示出来。
Servlet线程同步计数器实验
浏览：27
配套本人博文，Servlet线程同步实例研究
VHDL.rar_VHDL同步十进制_alike3jc_vhdl开发步_同步计数器vhdl
浏览：71
用VHDL描述一个同步十进制计数器，带清零端。 输入为单脉冲，输出用LED显示
实验一实用计数器的VHDL设计.pdf
浏览：145
.
实验一-实用计数器的VHDL设计.pdf
浏览：40
实验一-实用计数器的VHDL设计.pdf实验一-实用计数器的VHDL设计.pdf实验一-实用计数器的VHDL设计.pdf实验一-实用计数器的VHDL设计.pdf实验一-实用计数器的VHDL设计.pdf实验一-实用计数器的VHDL设计.pdf实验一-实用计数器的VHDL设计.pdf实验一-实用计数器的VHDL设计.pdf实验一-实用计数器的VHDL设计.pdf
VHDL实验7 交通灯控制（完整版）
浏览：156
3星 · 编辑精心推荐
里面有详细的实验准备、实验内容步骤、实验程序分析、实验结果等.
评论
收藏
内容反馈
立即下载
资源评论
资源反馈
评论星级较低，若资源使用遇到问题可联系上传者，3个工作日内问题未解决可申请退款~
联系上传者
评论
liwenxuan001
粉丝: 3
资源:
26
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场，查看用户热搜
最新资源
20240514tySrC4V3.zip
flower.mlx
基于CNN、RNN、SVM分别实现心电图分类识别python源码（高分大作业）.zip
resnet18_chapter5.py
小程序-健身房预约课程.zip
基于Arduino Nano的红外循迹小车源码（高分课设）.zip
将MS SQL数据库表里的数据内容生成SQL执行语句
Advanced Software Testing - Vol. 3: Guide to the ISTQB Adv. TTA
基于MATLAB的钢板表面缺陷检测系统
MS SQL里生成行政区域县区信息表和相应数据
资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！
点击此处反馈
安全验证
文档复制为VIP权益，开通VIP直接复制
信息提交成功
