本资源为part2. Part1请在本人上传资源中下载。本资料对于学习verilog HDL和ASIC设计具有非常重要的参考价值。
评论星级较低,若资源使用遇到问题可联系上传者,3个工作日内问题未解决可申请退款~