VerilogHDL数字设计与综合[夏宇闻]课后习题答案


-
VerilogHDL数字设计与综合适合verilog的入门学习。必备的一本经典书。这个是他的答案
42 Verilog hDL数字设计与综合(第二版) 答:a是合法的;b、c不能以1和$开头;d是合法的。 声明下面的 Verilog变量: a.一个名为ain的8位向量线网; b.一个名为 address的32位寄存器,第31位为最高有效位;将此寄存器的值设置为十进制 数 C.一个名为 count的整数; d.一个名为 snap shot的时间变量; 一个名为 delays的数组,该数组中包含20个 Integer类型的元素; f.含有256个字的存储器MEM,每个字的字长为64位; g一个值为512的参数 cache size 答:定义如下: a wite [7: 0]a in b reg 31: 0] address=d3; c Integer count; d time snap shot; e integer delays[0: 191 f reg [63: O] MEM [O: 255]; g parameter cache size=5 12: 5.下面各条语句的输出结果是什么? a. latch=4'd12 Display( the current value of latch =%bn", latch) b. in reg=3d2; Monitor(Stime, "In register value=%bn,, in reg[2: 0D; c. define MEM SIZE 1024 Display( The maximum memory size is %h", MEM SIZE 答:仿真输出结果如下 a The current value of latch -1100 b #t OIn register value=010 e The maximum memory size is 00000400 注意: 1.本题屮的变量默认为长度正好相符,比如 latch=4dI2就相当于reg[3:0]atch 2.b中的sime代表时间,根据给 In reg这个寄存器赋值时间而变化,比如在第5秒对 In reg进行 赋值,就会显示:# 5In register value=010 第5章门级建模 43 答:模块代码如下 module stimulus; reg CLOCK; reg [3: O]REG IN; wire 33: O]REG OUt *本本 connect by name本本本布本本本本本本 shift reg srl( clock(CLOCK), reg in(REG IN),. reg out(REG OUT) endmodule 6.写出 REG IN,CLK和 REG OUT的层次名。 答:分别是: stimulus reg iN stimulus clK stimulus. REG OUT 7.写出模块实例sr及其端口 clock和 reg In的层次名。 答:分别是: stimulus.srl stimulus srl, cloc stimulussrl. reg in stimulus sr1. reg out 1.利用双输入端的nand门,用 Verilog编写自己的双输入端的与门、或门和非门,把它们分别 录命名为mor, my and和my_m0t,并通过激励模块验证这些门的功能。 timescale lns/lns input inI, in2 响脚串咖咖出**昨净串卓串毒串串非桌非 output out 浓**** my and***幸** wire out1 module my and(inl, in2, out) nand al(out, outl, out1); 第5章门级建模 41 nand a2(outl, inl, in2); endmodule enmod 本水高本高本称称本水串冶串本歌水水水冶 水来客来来宗水来水水水水客水水客客客靠 ※济淅米*冰*test素**济济※*※ 凇宋岑嘟岑 myor米x米*冰牢* 率窄率宰半容半宰牢率宰宰宰宰宰皆零容字零学窄宰 mo dule my or(inl, in2, out); module test input inl, in2 reg a, b output out wire and c, or c, not c wire outl out2 initial nand ol(out, outl, out2); nand o2(outl, inl, in1); a<=0:b<=0 nand o3(out2 in2 in2 #10a<=0b<=1 #10a<-1:b<一0; endmoaule #10a<=1:h<=1; #10 Sstop 冰kx*冰水冰*冰本冰*水睿水素冰农靠水岩 end 率*常率* tIly not**辈幸袋* 半半半字率容半容半零*零*零*率睿*容半容半非 my and yandi(a, b, and c); module my not(in, out my or myorl(a, b, or c) Input in; my not mynotl(a, not c) output out module nand nl(out, in, in) //a No Dall /test/b -No dal /test/and c-No Dall 4 /test/not.c -No Dall 2.使用上题中完成的myor, my and和 my not门构造一个双输入端的xor门,其功能是计算z xy十xy',其中x和y为输入,κ为输出;编写激励模块对x和y的四种输入组合进行测试仿 真。 答:在上题代码的基础上,添加如下代码:(注意,xor在仿真器中已自备,这里用 Iny xor) 水咖冰六本水冰本赤冰赤冰*冰崇水本者冶 来求涂 my xor*这* Xyxy***水*冰水 米米*来零米家宋零浆率率零求率求客岩率率 第5章门级建模 41 module my xor(inl, in2, out); nput inl in2 output out; wire not inl, not in2, out al, out a2 my not mynotl(inl, not in1); my not mynot2(in2, not in2); my and myandl(inl, not in2, out al) my and myand2(in2, not inl, out a2) my or myorl(out al, out a2, out) endmodule module test52 wire z, initial begin 0:y<-0 #10x<0y<=1 #10x=1y<=0 #10 #10 Sstop my_ xor myxor(x,y, z) enamoqule es52/ /est52/y1 /tes52/zSto 3.本章中的一位全加器使用乘积项之和的形式可以表示为: sum=a.b·cin+a’b·cin+a’.b’,cin+a.b’,cin3 cout=a·b+b·cin+a.cin 其中a,b和εi为输入,sum和cut为输出;只使用与门、或门、非门实现一个一位全加 器,写岀其 Verilog描述,限制是每个门最多只能有四个输λ端。编写激动模块对其功能进行 检查,并对全部的输入组合进行测试 ①上面两个习题中原书作者用“”表示取反操作,用“”表示与操作。—译者注 42 Verilog hDL数字设计与综合(第二版) 答:在前面的课程中已经学习过一位全加器的相关知识,一位全加器的电路如下所示: 按此电路图,采用门级措述代码如下: timescale lns/ins module full add(a, b, c in, sum, c out input a, b, c in; output sum, c out, wire sl s2 s3. 84.s5s6.S 7 nand(sl, a, b: nand(s2, a, s1); nand( s3, b, s1): nand(s4.s. S3) nand(s5, s4, c in nand(s6, s4, s5) nand (s/,so. c in nand(sum, s6, s7) nand(c out, s5, s1); endmodule module test53 reg a, b, C 1 wire sumc out initial a<=0;b<=0;cin<=0 #10a≤=0;b=0;ein=1; #10a≤=0;b<=1;ein<=0: #10a<=0;b<=1;cin<=1; #10a<=1;b<=0;cin<=0; 第5章门级建模 43 #10a=1b=0;cin==1; #10a<=1;b<=1;ein≤=0: #10a<=1b<=1;cin<=1; #10 Sstop initial Smonitor(Stime, a=%b, b%b, c in=%b, sum=%b, c out-%b", a, b, c in, sum, c out full add fadd(a, b, c in, sum, c out) endmodule 输出的数据和波形: # Oa=ob=0.c in=0. sum= 0.c out 0 10a=ob=0.c in=1 sum=lc out 0 20a=ob= lc in=osum=lc out= o # 30a=0.b-l.c in= 1. sum=0.c out I # 40a= 1, b=0.c in=0.sum= lc out 0 # 50a-1b-0c in-1. sutn-0c out-1 # 60a=1.b=1.c in=0.sum=0.c out- 1 # 70a=1.b=lc in=1. sum=1.c out- 1 Atest53/a /tes53/b Aes53/c in 1 Aest53/sum St Aes53/c_out St1 4.带有延迟的RS锁存器如下图所示,写出其带有延迟的 Verilog门级描述。编写其激励模块, 根据下面的输入-输出关系表对其功能进行验证。 #1 1 pb reset Ctl 第5章门级建模 41 答:代码如下 timescale lns/lns module my rs(reset, set, q, qbar) Input reset, set output q qbar nor#(1)nandI(q, reset, qbar) nor #(1)nanda(qbar, set, q endmod module test54 reg set, reset wire g, qbar, initial begin set<=O: reset<=1 #10 set<=O: reset<=0 #10 set =I reset =0 #10 set<=l: reset<=1 my_ rs rsI(reset, set, q, qbar); initial Smonitor(Stime, set=%b, reset=%b, q=%b, qbar%b", set, reset, q, qbar) 第5章门级建模 41 enamour 测试输出文件 # Osct-O, rcsc=1, q=x, qbar=x # Iset=o, reset=1, q= 0, qbarx # 2set=O, reset=1, 9=0, qbar 1 # 10set-O, reset=-0, 90, qbar- 1 # 20set=1, reset=0, q=0, qbar 1 # 21set- 1, reset=0, 90, qbar 0 # 22set=l, reset=0, q l, qbar 0 # 30set 1, reset=1, q=1, qbar= 0 # 3lset= l, reset=1, 90, qbar 0 理 wave- defat /test54/set /test54/reset /tests/a /tests/bar N ns 5.使用buf0和buff1设计一个二选一多路选择器,如下图所示: bufifl b2 bI fifi 门b1和b2的延迟说明如下所示: 最小值 典型值最大值 上升延迟 3 下降延迟
![VerilogHDL数字设计与综合[夏宇闻]课后习题答案](https://dl-preview.csdnimg.cn/7738409/0001-eb33c8ca9dfe398ef8363be1448c0c4f_thumbnail.jpeg)
-
2019-07-13
-
2019-04-26
-
2016-02-23
-
2015-12-09
-
2015-11-08
-
2014-10-29
-
2014-10-09
15KB
Verilog-HDL数字设计与综合-夏宇闻译(第二版)课后题答案
2019-03-13Verilog-HDL数字设计与综合-夏宇闻译(第二版)课后题答案
Verilog-HDL数字设计与综合-夏宇闻译(第二版)课后题答案下载_course
2020-06-30Verilog-HDL数字设计与综合-夏宇闻译(第二版)课后题答案 相关下载链接://download.csdn.net/download/qq_43445577/11016711?utm_sourc
Verilog HDL数字设计与综合 夏宇闻译(第二版)下载_course
2019-08-27您的学习好帮手,学习语言的好帮手,可以通过此书的学习让您掌握此语言 相关下载链接://download.csdn.net/download/ogarlic1/6226425?utm_source=bb
Verilog HDL 数字设计与综合(第二版)[夏宇闻等译下载_course
2020-12-05Verilog HDL 数字设计与综合(第二版)是学习Verilog 语言最好的教材之一。 相关下载链接://download.csdn.net/download/gjp515872411/36080
122KB
Palnitkar_verilog HDL数字设计与综合(第二版)_课后习题答案
2010-12-19Palnitkar_verilog HDL数字设计与综合(第二版)_课后习题答案 Verilog HDL A guide to digital design and synthesis second
11.81MB
Verilog HDL数字设计与综合 夏宇闻译(第二版).pdf )
2014-05-08很好的一本FPGA学习好书Verilog HDL 语言为两个主流HDL 语言之一(另一个是VHDL 语言),在全球范围具有 广泛的用户群,具有超过80%的行业覆盖率。在美国,使用Verilog HDL
11.83MB
Verilog HDL数字设计与综合 夏宇闻译(第二版).pdf
2016-12-20Verilog HDL数字设计与综合 夏宇闻译(第二版).pdf
11.54MB
Verilog HDL数字设计与综合 夏宇闻译
2013-09-09Verilog HDL数字设计与综合 夏宇闻译
4.93MB
Verilog HDL数字设计与综合(第二版).pdf
2019-03-22Verilog HDL数字设计与综合(第二版).pdf
13.45MB
VerilogHDL数字设计与综合(第二版)(带书签)
2018-06-11本书从用户的角度全面阐述了Verilog HDL语言的重要细节和基本设计方法,并详细介绍了Verilog 2001版的主要改进部分。本书重点关注如何应用Verilog语言进行数字电路和系统的设计和验证
416KB
Verilog夏宇闻课后习题讲解
2013-05-31Verilog夏宇闻课后习题讲解
52.62MB
FPGA入门经典书籍:VERILOG HDL数字设计与综合 第2版 本科教学版.pdf 带书签高清扫描版版
2019-01-04VERILOG HDL数字设计与综合 第2版 本科教学版 入门经典教程,高清扫描版,全书带目录标签,比目前网上的13M的版本清晰好多,值得拥有!!! ,使用者,可以用adobe DC自行转OCR文字版
13.35MB
Verilog+HDL数字设计与综合(第二版) pdf版下载
2018-12-24Verilog+HDL数字设计与综合(第二版),verilog开发入门推荐。
56.19MB
夏宇闻老师 Verilog HDL入门+数字设计与综合+数字系统设计教程
2018-01-17Verilog HDL是一种硬件描述语言(HDL:Hardware Description Language),以文本形式来描述数字系统硬件的结构和行为的语言,用它可以表示逻辑电路图、逻辑表达式,还可
21.31MB
Verilog HDL入门经典著作-夏宇闻
2018-08-28Verilog HDL入门经典著作 夏宇闻3部: Verilog HDL入门(第三版)【夏宇闻】.pdf Verilog HDL数字设计与综合 夏宇闻译(第二版).pdf Verilog数字系统设计教
12.19MB
Verilog HDL 数字设计与综合(第二版)[夏宇闻等译
2011-09-16Verilog HDL 数字设计与综合(第二版)是学习Verilog 语言最好的教材之一。
39.80MB
《VERILOG HDL数字集成电路设计原理与应用(第2版)》学习指导和实验例程
2019-06-03《VERILOG HDL数字集成电路设计原理与应用(第2版)》学习指导和实验例程 蔡觉平
29.84MB
Verilog HDL数字集成电路设计原理与应用 第2版 PDF
2019-04-05Verilog HDL数字集成电路设计原理与应用 第2版 蔡觉平 李振荣 何小川 李逍楠 翁静纯 编著 西安电子科技大学出版社
84.24MB
夏宇闻老师7本书籍和Verilog HDL入门(第3版)一书的随书光盘,包括书中例子原代码和附录部分
2019-01-061:Verilog HDL数字设计与综合 夏宇闻译(第二版).pdf 2:Verilog+HDL入门.rarVerilog HDL入门(第3版)一书的随书光盘,包括书中例子原代码和附录部分 3:Ver
23.33MB
verilog数字系统设计教程 夏宇闻
2018-07-24verilog数字系统设计教程 夏宇闻 PDF 一共有四大部分
915KB
Verilog HDL高级数字设计(第二版)源码
2017-09-21Verilog HDL高级数字设计(第二版)源码Verilog HDL高级数字设计(第二版)Verilog HDL高级数字设计(第二版)Verilog HDL高级数字设计(第二版)Verilog HD
91.95MB
Verilog HDL高级数字设计(第二版)Advanced Digital Design with the Verilog HDL源码+习题解答+PPT
2018-05-07verilogHDL高级数字设计是数字电路设计的经典用书,ciletti的书,进阶必看,对数字电路知识有充分的介绍,包含数字基础部分和Verilog数字设计部分以及FPGA相关的设计等
7.13MB
《verilog-数字系统设计课程》(第三版)-夏宇闻习题答案
2018-03-05《verilog-数字系统设计课程》(第三版)-夏宇闻习题答案
100.0MB
Verilog HDL高级数字设计(第2版) 中文高清版.part1
2019-04-23内容包括:集成电路芯片系统的建模、电路结构权衡、流水、多核微处理器、功能验证、时序分析、测试平台、故障模拟、可测性设计、逻辑综合、后综合验证等集成电路系统的前后端工程设计与实现中的关键技术及设计案例。
14.35MB
Verilog数字系统设计教程[夏宇闻]第四版PPT课件
2019-03-08《Verilog数字系统设计教程第四版》PPT课件最新版
3.14MB
[Verilog HDL数字系统设计及仿真(第2版)][于斌,黄海][电子教案(PPT版本)]
2018-07-30-
7.83MB
verilog 数字设计与综合(第二版)
2009-02-27这本书现在已经没有买的了,很遗憾!只有电子版的可以看看了
76KB
Verilog HDL练习题
2014-10-25硬件描述语言Verilog HDL练习题,供初学者使用参考
100.0MB
Verilog HDL高级数字设计(第2版) 中文高清版.part2
2019-04-23内容包括:集成电路芯片系统的建模、电路结构权衡、流水、多核微处理器、功能验证、时序分析、测试平台、故障模拟、可测性设计、逻辑综合、后综合验证等集成电路系统的前后端工程设计与实现中的关键技术及设计案例。
-
博客
离线数仓01-用户行为日志采集平台
离线数仓01-用户行为日志采集平台
-
学院
CCNA_CCNP 思科网络认证 PAT NAT 端口或地址转换 与端
CCNA_CCNP 思科网络认证 PAT NAT 端口或地址转换 与端
-
下载
displayport (dp) 通讯协议.xlsx
displayport (dp) 通讯协议.xlsx
-
博客
zookeeper:集群搭建
zookeeper:集群搭建
-
博客
PHP在线自动发卡网源码 一键安装版
PHP在线自动发卡网源码 一键安装版
-
博客
PHP 删除文件
PHP 删除文件
-
下载
UnityStriptsTools.unitypackage
UnityStriptsTools.unitypackage
-
下载
清明_跨程序辅助类库 v8.1+23例程.rar
清明_跨程序辅助类库 v8.1+23例程.rar
-
学院
《文件和目录操作命令》<Linux核心命令系列Series> <2.>
《文件和目录操作命令》<Linux核心命令系列Series> <2.>
-
学院
【爱码农】C#制作MDI文本编辑器
【爱码农】C#制作MDI文本编辑器
-
下载
城市大脑:数据智能解决方案.pdf
城市大脑:数据智能解决方案.pdf
-
下载
武汉大学2018年秋季《大学物理B(下)》期中考试试卷A、B卷(含答案).pdf
武汉大学2018年秋季《大学物理B(下)》期中考试试卷A、B卷(含答案).pdf
-
博客
最新彩虹DS仿小储云模板源码
最新彩虹DS仿小储云模板源码
-
下载
10-Verilog HDL任务与函数设计.7z
10-Verilog HDL任务与函数设计.7z
-
下载
武汉理工大学《机械原理》期末考试试卷(含答案).pdf
武汉理工大学《机械原理》期末考试试卷(含答案).pdf
-
博客
Flink电商实时数仓项目02-DWD层
Flink电商实时数仓项目02-DWD层
-
学院
零基础极简以太坊智能合约开发环境搭建并开发部署
零基础极简以太坊智能合约开发环境搭建并开发部署
-
学院
MySQL 触发器
MySQL 触发器
-
学院
MySQL 数据库权限管理(用户高级管理和精确访问控制)
MySQL 数据库权限管理(用户高级管理和精确访问控制)
-
博客
小马哥robofly四轴代码解读:PWM电机输出
小马哥robofly四轴代码解读:PWM电机输出
-
博客
游戏代练平台源码打包+搭建教程
游戏代练平台源码打包+搭建教程
-
学院
VMware vSphere ESXi 7 精讲/VCSA/VSAN
VMware vSphere ESXi 7 精讲/VCSA/VSAN
-
下载
武汉大学2020-2021年《概率统计》期末考试试卷.pdf
武汉大学2020-2021年《概率统计》期末考试试卷.pdf
-
博客
最新帝国cms7.5内核仿知音漫画网站源码 带手机端
最新帝国cms7.5内核仿知音漫画网站源码 带手机端
-
学院
投标方法论
投标方法论
-
博客
MD 的图片格式排版偏差的问题
MD 的图片格式排版偏差的问题
-
学院
MySQL 函数、用户自定义函数
MySQL 函数、用户自定义函数
-
博客
【Lua官方文档5.4中文翻译】1 – 介绍
【Lua官方文档5.4中文翻译】1 – 介绍
-
下载
jadx-gui-1.0.0.rar
jadx-gui-1.0.0.rar
-
下载
浙江财经学院《管理学》期末复习资料.pdf
浙江财经学院《管理学》期末复习资料.pdf