FPGA课程设计——数字电子时钟VERILOG（闹钟，校时可校时，可设闹钟，闹钟开关，led指示）
5星 · 超过95%的资源 需积分: 48 142 浏览量
2022-05-20
16:40:40
上传
评论 40
收藏 9.76MB ZIP 举报 
FPGA课程设计——数字电子时钟VERILOG（闹钟，校时可校时，可设闹钟，闹钟开关，led指示） （343个子文件） 
_info 1KB _info 1KB _vmake 26B _vmake 26B clock.root_partition.cmp.ammdb 730B clock.root_partition.cmp.ammdb 699B clock.vpr.ammdb 569B clock.vpr.ammdb 546B clock.map.ammdb 129B clock.map.ammdb 129B duanxuan.v.bak 8KB duanxuan.v.bak 8KB weixuan.v.bak 2KB weixuan.v.bak 2KB key.v.bak 792B key.v.bak 792B clock_top.v.bak 583B clock_top.v.bak 583B naozhong.v.bak 459B naozhong.v.bak 459B beep.v.bak 383B beep.v.bak 383B xianshi.v.bak 2B model.v.bak 2B xianshi.v.bak 2B model.v.bak 2B clock.ace_cmp.bpm 980B clock.cmp.bpm 980B clock.ace_cmp.bpm 980B clock.cmp.bpm 977B clock.map.bpm 954B clock.map.bpm 950B clock.cmp.cdb 104KB clock.ace_cmp.cdb 104KB clock.ace_cmp.cdb 104KB clock.cmp.cdb 101KB clock.root_partition.cmp.cdb 43KB clock.root_partition.cmp.cdb 42KB clock.rtlv_sg.cdb 40KB clock.sgdiff.cdb 38KB clock.sgdiff.cdb 38KB clock.rtlv_sg.cdb 38KB clock.map.cdb 36KB clock.root_partition.map.cdb 36KB clock.map.cdb 35KB clock.root_partition.map.cdb 35KB clock.(2).cnf.cdb 22KB clock.(2).cnf.cdb 22KB clock.(4).cnf.cdb 9KB clock.(4).cnf.cdb 9KB clock.(5).cnf.cdb 7KB clock.(5).cnf.cdb 5KB clock.(0).cnf.cdb 4KB clock.(0).cnf.cdb 4KB clock.(3).cnf.cdb 3KB clock.(3).cnf.cdb 3KB clock.(1).cnf.cdb 3KB clock.(1).cnf.cdb 3KB clock.rtlv_sg_swap.cdb 2KB clock.rtlv_sg_swap.cdb 2KB clock.(6).cnf.cdb 2KB clock.(6).cnf.cdb 2KB clock.map_bb.cdb 2KB clock.map_bb.cdb 2KB clock.(7).cnf.cdb 2KB clock.(7).cnf.cdb 2KB clock.root_partition.map.hbdb.cdb 1KB clock.root_partition.map.hbdb.cdb 1KB clock.root_partition.map.reg_db.cdb 751B clock.root_partition.map.reg_db.cdb 664B clock.eco.cdb 354B clock.eco.cdb 354B clock.cdf 327B clock.cdf 327B logic_util_heursitic.dat 37KB logic_util_heursitic.dat 35KB _primary.dat 2KB _primary.dat 2KB _primary.dat 1KB _primary.dat 1KB _primary.dat 1KB _primary.dat 1KB _primary.dat 1004B _primary.dat 1004B _primary.dat 364B _primary.dat 364B clock.db_info 140B clock.db_info 140B clock.db_info 140B clock.db_info 140B _primary.dbs 4KB _primary.dbs 4KB _primary.dbs 2KB _primary.dbs 2KB _primary.dbs 2KB _primary.dbs 2KB _primary.dbs 1KB _primary.dbs 1KB _primary.dbs 738B _primary.dbs 738B共 343 条
- 1
- 2
- 3
- 4
资源评论
两斤香菜2023-07-26这个文件中的数字电子时钟VERILOG设计思路清晰，逻辑简单易懂，能够满足用户的各种需求。
易烫YCC2023-07-26这个文件的数字电子时钟VERILOG设计精巧，考虑了用户的需求，能够进行校时和设置闹钟，非常实用。
Orca是只鲸2023-07-26这个文件的FPGA课程设计中的数字电子时钟VERILOG设计很实际，简单明了，很适合初学者。
巧笑倩兮Evelina2023-07-26这个文件中的数字电子时钟VERILOG设计可靠且稳定，功能完善，使用起来很方便。
赶路的稻草人2023-07-26这个文件设计的数字电子时钟VERILOG很实用，能够校时、设闹钟，并且还有LED指示，非常方便。
嗨菜鸡
- 粉丝: 484
- 资源: 2
最新资源
- 基于matlab开发的根据rvm回归模型自己编的matlab程序.rar
- 高效C++学生成绩管理系统：教育技术+C++17编程+数据管理+教务自动化
- 基于matlab开发的Tipping的相关向量机RVM的回归MATLAB程序，有英文注释，可以运行.rar
- 一个点击正反转程序实例，可实现案件电机正反转
- 搜索链接淘特搜索引擎共享版-tot-search-engine.rar
- 第十八届全国大学生智能汽车竞赛 摄像头组/镜头组
- 基于matlab开发的AUV惯性导航系统matlab仿真程序，包括轨迹生成、gps和sins组合、gps和dvl组合.rar
- 基于SSM的“个性化电子相册”的设计与实现.zip
- 如何在撰写科研文献时，使用ai工具辅助去完成科研工作
- 吉林大学计组笔记 自用 基于b站翼云图灵的课.pdf
资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！
点击此处反馈
