The files in this directory structure are automatically generated and managed by Vivado. Editing these files is not recommended.
没有合适的资源?快使用搜索试试~ 我知道了~
温馨提示
利用FPGA开发板实现的电子表功能;初始默认状态显示时间,具有闹钟提示功能;可以倒计时,并且可修改倒计时时间;具有多通道计时器功能,计时完成后可以查看计时记录。针通过vivado开发软件设计,并于bsay3 等多款开发板上测试应用。
资源推荐
资源详情
资源评论
收起资源包目录
FPGA实现电子表verilog (179个子文件)
__synthesis_is_complete__ 0B
elaborate.bat 1KB
simulate.bat 1004B
compile.bat 830B
runme.bat 229B
runme.bat 229B
top.bit 3.65MB
xsim_1.c 8KB
xsim.dbg 21KB
top_routed.dcp 542KB
top_physopt.dcp 459KB
top_placed.dcp 456KB
top_opt.dcp 290KB
top.dcp 161KB
xsimk.exe 104KB
usage_statistics_webtalk.html 32KB
usage_statistics_ext_xsim.html 3KB
.xsim_webtallk.info 65B
xsimSettings.ini 1KB
xsim.ini 40B
vivado.jou 3KB
webtalk_21244.backup.jou 852B
webtalk_12988.backup.jou 852B
webtalk_23060.backup.jou 852B
webtalk.jou 851B
vivado.jou 681B
vivado.jou 677B
微信图片_20220624213610.jpg 104KB
ISEWrap.js 8KB
ISEWrap.js 8KB
rundef.js 1KB
rundef.js 1KB
vivado.log 69KB
runme.log 54KB
runme.log 33KB
compile.log 2KB
xvlog.log 2KB
webtalk_12988.backup.log 1KB
webtalk_23060.backup.log 1KB
webtalk_21244.backup.log 1KB
webtalk.log 1KB
elaborate.log 1KB
xsimkernel.log 323B
simulate.log 50B
xsimcrash.log 0B
job.id.log 0B
job.id.log 0B
project_2.lpr 290B
xsim.mem 7KB
xsim_0.win64.obj 52KB
xsim_1.win64.obj 5KB
vivado.pb 49KB
write_bitstream.pb 27KB
place_design.pb 19KB
route_design.pb 14KB
init_design.pb 13KB
opt_design.pb 11KB
xvlog.pb 4KB
xelab.pb 3KB
phys_opt_design.pb 2KB
top_power_summary_routed.pb 740B
top_utilization_synth.pb 242B
top_utilization_placed.pb 242B
vivado.pb 149B
top_timing_summary_routed.pb 109B
top_methodology_drc_routed.pb 53B
top_route_status.pb 44B
top_drc_opted.pb 37B
top_drc_routed.pb 37B
top_bus_skew_routed.pb 30B
tb_top_vlog.prj 824B
xsim.reloc 4KB
xil_defaultlib.rlx 2KB
xsim.rlx 780B
top_timing_summary_routed.rpt 180KB
top_io_placed.rpt 97KB
top_methodology_drc_routed.rpt 48KB
top_control_sets_placed.rpt 24KB
top_clock_utilization_routed.rpt 21KB
top_drc_routed.rpt 16KB
top_utilization_placed.rpt 9KB
top_power_routed.rpt 8KB
top_utilization_synth.rpt 7KB
top_drc_opted.rpt 2KB
top_bus_skew_routed.rpt 821B
top_route_status.rpt 588B
top_power_routed.rpx 316KB
top_timing_summary_routed.rpx 166KB
top_methodology_drc_routed.rpx 89KB
top_drc_routed.rpx 30KB
top_drc_opted.rpx 2KB
top_bus_skew_routed.rpx 992B
.vivado.begin.rst 213B
.vivado.begin.rst 213B
.phys_opt_design.begin.rst 173B
.write_bitstream.begin.rst 173B
.opt_design.begin.rst 173B
.route_design.begin.rst 173B
.place_design.begin.rst 173B
.init_design.begin.rst 173B
共 179 条
- 1
- 2
资源评论
- :-(JR;-)2022-12-28资源有很好的参考价值,总算找到了自己需要的资源啦。
- 绚沙2022-11-07资源很受用,资源主总结的很全面,内容与描述一致,解决了我当下的问题。
- liuzhilin12332122022-11-15资源很实用,对我启发很大,有很好的参考价值,内容详细。
- m0_604781772022-08-22资源是宝藏资源,实用也是真的实用,感谢大佬分享~
- 橙子(T_T)\(^-^)2023-06-13发现一个超赞的资源,赶紧学习起来,大家一起进步,支持!
白筝黑尾
- 粉丝: 16
- 资源: 26
下载权益
C知道特权
VIP文章
课程特权
开通VIP
上传资源 快速赚钱
- 我的内容管理 展开
- 我的资源 快来上传第一个资源
- 我的收益 登录查看自己的收益
- 我的积分 登录查看自己的积分
- 我的C币 登录后查看C币余额
- 我的收藏
- 我的下载
- 下载帮助
最新资源
- 沈丘盛世龙门图纸符合规范化
- HM3400-VB一款N-Channel沟道SOT23的MOSFET晶体管参数介绍与应用说明
- 基于python+streamlit联邦学习进行高校学生成绩预测研究python源码+项目说明+模型+数据.zip
- HM3400D-VB一款N-Channel沟道SOT23的MOSFET晶体管参数介绍与应用说明
- HM3400B-VB一款N-Channel沟道SOT23的MOSFET晶体管参数介绍与应用说明
- spring-boot示例
- 搜集火星资源.py
- JAR应用启动停止脚本化解决方案.zip
- 配合eclipse svn插件subclipse-4.3.4版本的javahl
- Bash脚本教程:如何优雅地停止JAR服务.zip
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功