下载 >  课程资源 >  嵌入式 > 12 24小时数字时钟VHDL设计

12 24小时数字时钟VHDL设计 评分:

基本功能完全具备,仿真波形你大可自己编译,程序段都是对的,希望对您有用
2011-03-08 上传大小:7KB
分享
收藏 举报
74ls90十进制数字24小时时钟设计

优点:设计简单,易操作,可添加额外功能,缺点:74ls90为异步十进制计数,反映不如同步计数快

立即下载
12/24小时数字时钟设计

基于VHDL语言的12、24小时数字时钟设计,完整的程序,下载即可用。

立即下载
12小时制时钟的制作

VHDL编写的可调整时间的12小时制时钟,可设置闹钟,程序并不复杂,逐条有注释

立即下载
24小时数字钟multisim仿真原理图

武汉理工大学数电实验关于24小时计时器数字钟的设计的multisim仿真的原理图

立即下载
完整版 VHDL设计数字电子时钟

有完整的代码,也有设计好的完整的程序工程, 拿到手后可以直接在Quartus2上运行,还附有设计报告,包含连接图和仿真图!

立即下载
基于FPGA用VHDL语言设计12小时制时钟

基于FPGA用VHDL语言设计的12小时制时钟,具有清零暂停功能

立即下载
时间格式转换程序可以在12小时制和24格式制之间相互转换。VB6.0源代码

时间格式转换程序可以在12小时制和24格式制之间相互转换。VB6.0源代码

立即下载
VHDL设计多功能数字钟

数字逻辑课程设计报告,实现多功能数字钟的设计,功能:计时,并且可以24小时制和12小时制转换,闹钟,整点报时,秒表。文档内包含代码,硬件连线图,仿真波形图,心得体会等。

立即下载
VHDL 数字钟(设置时间闪烁)

该程序实现一个数字钟,带调整时间功能,在调整时间时,对应的位置闪烁显示。 CLR 为清零端,该键为‘1’时,时钟显示”000000“; EN 计数使能端,该键为‘1’时,时钟停止; MODE 模式选择按钮,在4种模式下循环:正常-小时调整-分调整-秒调整。 INC 调整时间按钮,该键为‘1’时,对应位置加1;

立即下载
基于单片机的数字时钟设计(proteus仿真)

显示格式:hh-mm-ss 可更改的12小时制或24小时制 整点报时功能 闹钟功能 对时调整功能

立即下载
数字时钟(proteus仿真电路)

1、设计一个能显示日期、小时、分钟、秒的数字电子钟,并具有整点报时的功能。 2、由晶振电路产生1HZ标准的信号。分、秒为六十进制计数器,时为二十四进制计数器。 3、可手动校正时、分时间和日期值。

立即下载
用proteus制作数字时钟

1.设计一台能以十进制数字显示“时”、“分”、“秒”的数字式石英钟,以LED数码管作为显示器件。 2、走时精度应高于机械时钟,具有校时功能(能对时、分进行校正)。    时、分通过按键进行校正,至少有单向(最好双向),秒校正通过按键清零。 3、具有模仿中央人民广播电台的整点报时功能,响1s,停1s!前四声为低音,最后一响为高音,音响结束时正好为整点。 4、完成电路全部设计后,通过实验箱验证设计课题的正确性。

立即下载
protues仿真 数字时钟的课程设计

基于单片机的简易数字时钟仿真,课程设计结果。 (1)时间可调整。 (2)有闹钟功能。 (3)利用数码管或者液晶显示器显示时间(XX-XX-XX 由左向右分别为:时、分、秒,且每秒更新一次)。 (4)整点报时

立即下载
24小时数字时钟显示

基于89c51的设计仿真,文件里面有报告,有仿真图,有hex文件。

立即下载
数字时钟vhdl实现

数字时钟的VHDL实现,只有时钟和分钟,初学勿喷,共同讨论

立即下载
将用24小时制表示的时间转换为12小时制表示的时间

编写一个程序,将用24小时制表示的时间转换为12小时制表示的时间。例如,输入20和16(20点16分),输出8:16pm;输入8和16(8点16分),输出8:16am

立即下载
74ls160时钟

74ls160设计数字时钟电路(带整点前5秒报时整点报时).rar

立即下载
数字钟设计报告,以24小时位一个周期显示时、分、秒

显示时、分、秒。时间以24小时位一个周期.具有校时功能,可以对小时、分以及秒单独校时校时时钟源可以手动输入或借用电路中的时钟。具有整点报时功能,每到整点时,发光二极管点亮一秒钟。

立即下载
EDA 数字时钟课程设计 Quartus II 闹钟 整点报时 含报告 源代码

一、设计内容 (利用QuartusⅡ软件,使用VHDL语言完成数字电子时钟的设计) 二、设计要求 1、具有时、分、秒的计数显示功能 2、具有清零功能,可对数字时钟的小时、分钟进行调整 3、12小时制和24小时制均可 三、总体实现方案 四、设计的详细步骤 五、总结

立即下载
24秒计时器vhdl

24秒计时器 VHDL entity timer is port( clk : in std_logic; rst : in std_logic; pause : in std_logic; hit : in std_logic; sec1 : out std_logic_vector(5 downto 0); sec2 : out std_logic_vector(7 downto 0); sec1_pause : out std_logic_vector(5 downto 0); sec2_pause : out std_logic_v

立即下载

热点文章

img

spring mvc+mybatis+mysql+maven+bootstrap 整合实现增删查改简单实例.zip

资源所需积分/C币 当前拥有积分 当前拥有C币
5 0 0
点击完成任务获取下载码
输入下载码
为了良好体验,不建议使用迅雷下载
img

12 24小时数字时钟VHDL设计

会员到期时间: 剩余下载个数: 剩余C币: 剩余积分:0
为了良好体验,不建议使用迅雷下载
VIP下载
您今日下载次数已达上限(为了良好下载体验及使用,每位用户24小时之内最多可下载20个资源)

积分不足!

资源所需积分/C币 当前拥有积分
您可以选择
开通VIP
4000万
程序员的必选
600万
绿色安全资源
现在开通
立省522元
或者
购买C币兑换积分 C币抽奖
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
为了良好体验,不建议使用迅雷下载
确认下载
img

资源所需积分/C币 当前拥有积分 当前拥有C币
2 0 0
为了良好体验,不建议使用迅雷下载
VIP和C币套餐优惠
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
您的积分不足,将扣除 10 C币
为了良好体验,不建议使用迅雷下载
确认下载
下载
您还未下载过该资源
无法举报自己的资源

兑换成功

你当前的下载分为234开始下载资源
你还不是VIP会员
开通VIP会员权限,免积分下载
立即开通

你下载资源过于频繁,请输入验证码

您因违反CSDN下载频道规则而被锁定帐户,如有疑问,请联络:webmaster@csdn.net!

举报

  • 举报人:
  • 被举报人:
  • *类型:
    • *投诉人姓名:
    • *投诉人联系方式:
    • *版权证明:
  • *详细原因: