VHDL设计多功能数字钟

数字逻辑课程设计报告，实现多功能数字钟的设计，功能：计时,并且可以24小时制和12小时制转换，闹钟，整点报时，秒表。文档内包含代码，硬件连线图，仿真波形图，心得体会等。