没有合适的资源?快使用搜索试试~
我知道了~
文库首页
开发技术
其它
UART_FPGA.zip_VHDL/FPGA/Verilog_Verilog_
UART_FPGA.zip_VHDL/FPGA/Verilog_Verilog_
共4个文件
v:4个
1.该资源内容由用户上传,如若侵权请联系客服进行举报
2.虚拟产品一经售出概不退款(资源遇到问题,请及时私信上传者)
版权申诉
VHDL/FPGA/Verilog
Verilog
0 下载量
171 浏览量
2021-08-10
00:29:59
上传
评论
收藏
2KB
ZIP
举报
温馨提示
618特惠:¥9.90
19.90
FPGA下的UART串口通信协议及控制器设计
资源推荐
资源详情
资源评论
1.zip_VHDL/FPGA/Verilog_VHDL_
浏览:19
Quartus_II使用教程
4.zip_VHDL/FPGA/Verilog_VHDL_
浏览:89
进阶实验_04_LCD1602显示 :在LCD1602上显示RedCore网址
UART.zip_VHDL/FPGA/Verilog_C++_
浏览:136
UARTSERIAL BUSSERIAL BUSSERIAL BUSSERIAL BUS
UART.rar_VHDL/FPGA/Verilog_Verilog_
浏览:170
字长可以简单调整,即可实现任意字长UART通讯
lab4.zip_VHDL/FPGA/Verilog_Verilog_
浏览:140
DE2官方随盘附赠demo,part4.
uartsourcecode.rar_UART VHDL_fpga uart_uart fpga_verilog Uart
浏览:146
uart的FPGA模块,基于VHDL、verilog语言
uart.zip_UART VHDL_uart_uart verilog code_vhdl uart
浏览:162
UART schematic and code
FPGA_UART.rar_FPGA_UART_IDEA in vhdl_fpga uart_lattice diamond
浏览:6
5星 · 资源好评率100%
用Verilog语言实现的FPGA UART独立收发模块 思路简单,代码简洁。在Lattice LFE3EA VERSA开发板上验证通过,编译器Lattice Diamond. 功能:串口收到数据后立即回传,此后每一秒串口数据+1再发送。
uart_top.rar_uart232 _uart232 VHDL_verilog top工程
浏览:19
FPGA verilog hdl UART232 工程及相关源程序,可直接使用
rs485_uart.rar_RS485VHDL程序_discuss76x_fpga_rs485_verilog
浏览:157
fpga的RS485代码,非常容易,适合学习
divider.zip_VHDL/FPGA/Verilog_Verilog_
浏览:69
除法器dividend被除数divisor除数
UART.rar_VHDL/FPGA/Verilog_VHDL_
浏览:183
the uart transmitter and receiver are used to design the data transmission for 8bit sipo and piso in verilog
D.zip_VHDL/FPGA/Verilog_VHDL_
浏览:28
利用时钟信号实现同步D触发器的功能的vhdl代码
VHDL.zip_VHDL/FPGA/Verilog_VHDL_
浏览:6
基于FPGA的IIR滤波器的各模块VHDL程序。。。。
UART.rar_FPGA 串口通信_fpga uart_fpga uart verilog_uart verilog code
浏览:5
用FPGA开发的串口通信的程序,代码是用verilog编写的,希望对大家有用!
uart.zip_FIFO UART_fifo buffer_uart fifo vhdl_verilog uart fifo_
浏览:83
基于verilogHDL实现的UART收发,带FIFO缓存。
S2P_xapp194.zip_verilog uart_vhdl_vhdl xilinx_串并转换VHDL_串并转换程序
浏览:190
VHDL,verilog串并转换源程序 Xilinx公司参考资料
uart-.zip_UART ise_ise uart_uart vhdl code ise_vhdl uart ise
浏览:84
通用异步通讯UART的工程文档,ISE打开工程,里面有VERILOG的源代码,可以编译通过
gundong.zip-VHDL/FPGA/Verilog-Verilog-VHDL/FPGA/Verilog-Verilog
浏览:55
通过按键输入学号,并循环显示:电路功能描述:通过Ego1上的按键输入自己的学号(8位10进制数),并存储在32位的寄存器中;8位10进制数输入完成后,实现滚动显示效果。
EthCRC32.zip_VHDL/FPGA/Verilog_Verilog_
浏览:97
This module calculates ethernet crc32 on fpga using table method
uart.rar_DE2 UART_UART VHDL_uart verilog_verilog Uart
浏览:65
verilog VHDL实现的DE2 uart
uart_源码_(VHDL)控制器_FPGA设计verilog源码.rar
浏览:155
uart_源码_(VHDL)控制器_FPGA设计verilog源码.rar
my_uart.zip_USART_my_uart verilog
浏览:113
FPGA的串口程序,用verilog语言写的,没找到Verilog选项,放到VHDL里面了
[VHDL+Verilog]两种语言分别设计的串口UART源码.zip
浏览:143
5星 · 资源好评率100%
[VHDL+Verilog]两种语言分别设计的串口UART源码: address_decode.v clock_divider.v control_operation.v cpu_interface.v serial_interface.v status_registers.v tester.v uart_tb.v uart_top.v xmit_rcv_control....
UART.rar_RS232 in vhdl_fpga uart_uart fpga_uart in fpga_异步串行通信
浏览:114
5星 · 资源好评率100%
用FPGA实现了RS232异步串行通信,所用语言是VHDL,另外本人还有Verilog的欢迎交流学习,根据RS232 异步串行通信来的帧格式,在FPGA发送模块中采用的每一帧格式为:1位开始位+8位数据位+1位奇校验位+1位停止位,波特...
收起资源包目录
UART_FPGA.zip
(4个子文件)
uart_tx.v
1KB
uart_top.v
428B
uart_rx.v
1KB
clk_div.v
429B
共 4 条
1
评论
收藏
内容反馈
1.该资源内容由用户上传,如若侵权请联系客服进行举报
2.虚拟产品一经售出概不退款(资源遇到问题,请及时私信上传者)
版权申诉
618特惠:¥9.90
19.90
资源评论
资源反馈
评论星级较低,若资源使用遇到问题可联系上传者,3个工作日内问题未解决可申请退款~
联系上传者
评论
pudn01
粉丝: 40
资源:
4万+
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场,查看用户热搜
最新资源
RabbitMQ + Erlang语言包下载安装包
yolov8 环境搭建与训练设置.md
长条形和圆仓扫描的.PCD文件
制作一个详细的网页设计包括HTML、CSS和JavaScript.docx
南京邮电大学数据结构实验四(各种内排序算法的实现及性能比较)
二分查找算法详解与实现.zip
安装和配置 MySQL 可以分为几个步骤,涵盖下载、安装、基本配置和测试连接.docx
南京邮电大学数据结构实验一(线性表的基本运算及多项式的算术运算)
中科曙光分布式存储ParaStor元数据&内存扩容.docx
C#医院管理系统源码+使用说明可做毕设
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功