没有合适的资源?快使用搜索试试~
我知道了~
文库首页
开发技术
其它
UART.zip_VHDL/FPGA/Verilog_C++_
UART.zip_VHDL/FPGA/Verilog_C++_
共3个文件
c:2个
h:1个
1.该资源内容由用户上传,如若侵权请联系客服进行举报
2.虚拟产品一经售出概不退款(资源遇到问题,请及时私信上传者)
版权申诉
VHDL/FPGA/Verilog
0 下载量
32 浏览量
2021-08-11
14:49:16
上传
评论
收藏
4KB
ZIP
举报
温馨提示
限时特惠:¥9.90
19.90
UARTSERIAL BUSSERIAL BUSSERIAL BUSSERIAL BUS
资源推荐
资源详情
资源评论
UART.zip_UART VHDL
浏览:191
本人觉得还不错的vhdl写的UART程序,验证过。
1.zip_VHDL/FPGA/Verilog_VHDL_
浏览:127
Quartus_II使用教程
UART.rar_VHDL/FPGA/Verilog_C/C++_
浏览:181
AVR单片机串口程序 很好用的串口程序,可以发送16进制和ASCII
UART-master.zip_fpga uart_uart_uart fpga_uart verilog
浏览:18
FPGA Based UART in Verilog
UART.zip_FPGA_UART_fpga uart_uart verilog
浏览:33
FPGA Verilog UART 通信源代码
uart.zip_UART收发_UArt VHDL_VHDL串口收发_uart
浏览:23
UART 串口收发程序 VHDL UART 串口收发程序 VHDL UART 串口收发程序 VHDL
uart.zip_UART VHDL_uart_uart verilog code_vhdl uart
浏览:166
UART schematic and code
uart_ise_vhdl.rar_UART FPGA VHDL_UART VHDL_uart fpga_uart vhdl i
浏览:94
fpga里实现 uart 经典 vhdl语言写的 ise工程文件
4.zip_VHDL/FPGA/Verilog_VHDL_
浏览:17
进阶实验_04_LCD1602显示 :在LCD1602上显示RedCore网址
UART.rar_VHDL/FPGA/Verilog_Verilog_
浏览:136
字长可以简单调整,即可实现任意字长UART通讯
VHDL.zip_VHDL/FPGA/Verilog_VHDL_
浏览:90
基于FPGA的IIR滤波器的各模块VHDL程序。。。。
UART_FPGA.zip_VHDL/FPGA/Verilog_Verilog_
浏览:181
FPGA下的UART串口通信协议及控制器设计
UART.rar_VHDL/FPGA/Verilog_VHDL_
浏览:2
actel 公司 Fusion StartKit开发板串口实验,采用veilog 语言编写,易于理解
UART.rar_FPGA PC_UART VHDL_fpga image _fpga uart_vhdl uart fpga
浏览:115
minimum uart Image for transfer image to FPGA then read again by PC
uart.zip_uart verilog
浏览:130
Verilog 编写全双工UART input clk, // 这个模块的主时钟 input rst, // 同步复位信号 input rx, // 串口接收端口 output tx, // 串口发射端口 input transmit, // 发送信号 input [7:0] tx...
uart.rar_UART VHDL_fpga uart_fpga uart xilinx_uart fpga xilinx_
浏览:183
介绍了通用异步收发器(UART)的原理,并以可编程逻辑器件FPGA为核心控制部件,基于超高速硬件描述语言VHDL在Xilinx公司的SpartanⅡ系列的2sc200PQ208-5芯片上编程完成UART的设计。经测试,该设计完全达到了设计要求...
uartsourcecode.rar_UART VHDL_fpga uart_uart fpga_verilog Uart
浏览:31
uart的FPGA模块,基于VHDL、verilog语言
uart.rar_FPGA UART verilog_fpga uart verilog_uart_uart fpga_ver
浏览:120
一个用verilog实现的fpga上的uart接口模块,包括测试模块和实体,并实现了输出接口和状态接口。
gundong.zip-VHDL/FPGA/Verilog-Verilog-VHDL/FPGA/Verilog-Verilog
浏览:64
通过按键输入学号,并循环显示:电路功能描述:通过Ego1上的按键输入自己的学号(8位10进制数),并存储在32位的寄存器中;8位10进制数输入完成后,实现滚动显示效果。
UART.rar_uart fpga_vhdl uart_vhdl uart fpga
浏览:104
在VHDL上编写了UART通信协议,对于FPGA开发有很大帮助
uart.zip_FPGA VHDL_UART VHDL_majoruzb_uart的vhdl实现_vhdl uart
浏览:77
VHDL语言实现简单的UART协议串口通讯
07_uart_test.zip_fpga_fpga uart_uart_verilog 串口
浏览:98
5星 · 资源好评率100%
黑金FPGA开发板实现串口Uart通信的verilog代码
test_uart.zip_fpga uart_fpga 串口_uart_uart fpga_uart verilog
浏览:55
该资料包含用FPGA(EP4CE22F17型号)编写的UART通信程序,最重要的是里面含有串口波特率可调,包括一些常见的波特率。
uart.zip_uart fpga_uart testbench _uart verilog
浏览:71
5星 · 资源好评率100%
用Verilog实现FPGA的uart的串行通信功能,并附有testbench
收起资源包目录
UART.zip
(3个子文件)
UART
uarttest.c
889B
uart.h
2KB
uart.c
11KB
共 3 条
1
评论
收藏
内容反馈
1.该资源内容由用户上传,如若侵权请联系客服进行举报
2.虚拟产品一经售出概不退款(资源遇到问题,请及时私信上传者)
版权申诉
限时特惠:¥9.90
19.90
资源评论
资源反馈
评论星级较低,若资源使用遇到问题可联系上传者,3个工作日内问题未解决可申请退款~
联系上传者
评论
pudn01
粉丝: 40
资源:
4万+
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场,查看用户热搜
最新资源
360数字安全:2024年3月勒索软件流行态势分析报告
基于Nagao的统计词频项目(免费提供全部源码)
基于C++的树状数组(免费提供全部源码)
基于VHDL的倒车雷达项目(免费提供全部源码)
360数字安全:2024年2月勒索软件流行态势分析报告
Solo 是一款小而美的开源博客系统,专为程序员设计
整站程序天地网络-网络学院全站-tiandinetxy
整站程序数字中国全站系统 v1.3.1-dbchinav131
Java 培训和安置管理系统项目源码(可做毕设参考)
宏华水利小程序-网页设计-微信小程序
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功