基于FPGA的电子钟设计.doc

"基于FPGA的电子钟设计" 本电子钟设计报告基于FPGA技术，旨在设计一个具有时、分、秒计时功能的电子钟。该设计使用Quartus II软件平台，采用自顶而下的设计思想，将整个数字钟进行模块划分为数码管扫描显示模块、分频模块、计时模块、时间调整模块。 一、需求分析 电子钟的需求分析如下： 1. 能进行正常的时、分、秒的计时功能，分别由6个数码管显示24小时、60分、60秒。 2. 调小时功能，当按键使能信号有效时，计时器迅速增加，并按12/24小时循环，计到12/23小时后再回到00。 3. 调分功能，当按键使能信号有效时，计时器迅速增加，并按60分循环，计到59分后再回到00。 二、总体设计 本设计使用Quartus II软件平台，采用自顶而下的设计思想，将整个数字钟进行模块划分为数码管扫描显示模块、分频模块、计时模块、时间调整模块。数字电子钟的功能主要是能够在实验开发板上实现时间的显示和时间的调整。时间显示是采用6位七段共阴数码管来显示的，通过按键扫描来控制调整时间然后显示。主要的控制器件采用可编程逻辑器件，使用VHDL语言编写应用程序。 三、电子钟各模块设计 3.1 总体框图 电子钟分频模块显示模块计时模块数据处理模块 3.2 分频模块 输入为1kHz，输出为500Hz，1Hz脉冲信号，分频模块如下图2.3所示： 接口：clk——时钟输入，输入信号50MHz clk——500Hz和1Hz输出信号 3.3 计时/调整时间模块 在时钟信号的上升沿开始计时，秒数加1，秒数加至60清零，分钟数加1，分钟数加至60，小时数加1，到24小时清零。在set键按下以后，可以通过按s1、s2、s3来调整时间的时、分、秒。 四、仿真结果与分析 4.1 分频模块仿真 4.2 计时模块仿真 4.3 按键模块仿真 4.4 显示模块仿真 五、硬件调试 5.1 管脚分配 5.2 硬件图 六、心得与总结 本设计报告总结了基于FPGA的电子钟设计的过程，讨论了电子钟的需求分析、总体设计、电子钟各模块设计、仿真结果与分析、硬件调试等方面的内容，为以后基于FPGA的电子钟设计提供了有价值的参考。