基于FPGA的电子时钟设计.doc

"基于FPGA的电子时钟设计" 本设计主要研究基于 FPGA 的电子时钟，要求显示时、分、秒，以 24 小时循环计数。为了保证计时的稳定及准确须由晶体振荡器提供时间基准信号。 在电子产品的高速发展中，电子时钟作为一个基础组件，发挥着极其重要的作用。数字钟表的出现极大地扩展了钟表原先的报时功能，诸如定时自动报警、定时启闭电路、定时开关烘箱、通断动力设备，甚至各种定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。 本设计采用 FPGA 实现电子时钟功能，运用 VHDL 语言来描述电子时钟的各个功能模块。将电子时钟分为六十进制计数器和二十四进制计数器两个基本的功能模块，然后将两个六十进制计数器和一个二十四进制计数器相级联，就构成一个具有时、分、秒的电子时钟。 电子时钟的设计方案有多种，例如，可用中小规模集成电路组成电子钟；也可以利用专用的电子钟芯片配以显示电路及其所需要的外围电路组成电子钟；还可以利用单片机来实现电子钟等等。比较方案一、方案二和方案三：方案一是用软件实现，即用单片机内部的可编程定时/计数器来实现，但误差很大，主要用在对时间精度要求不高的场合；方案二是用专门的时钟芯片实现，在对时间精度要求很高的情况下，通常采用这种方法，但该方案还具备日历功能，造成功能上的浪费；方案三是采用 FPGA 实现，运用 VHDL 语言描述，设计方法简单，而且运用有源晶振作为系统的时钟源，通过分频得到 1Hz 的信号，计时精度很高，不低于方案二的计时精度。 电子时钟的构成实际上是一个对标准频率（1Hz）进行计数的计数电路。同时标准的 1Hz 时间信号必须做到准确稳定，通常使用石英晶体振荡器电路构成电子时钟。本系统拟采用 Altera 公司 Cyclone 系列的 EP1C12Q240C8 芯片。电子时钟系统结构框图如图 2.1 所示。 本设计的重要性在于，它能够提供高精度的计时功能，同时也能够满足各种应用场景的需求，例如在工业自动化、交通管理、医疗设备等领域都可以应用电子时钟。因此，本设计具有很高的实践价值和应用前景。