实测亲测xilinx fpga uart 串口rs232例子实例工程,不出错发送接收数据测试,节省资源3根线串口,可以学习ip core用法verilog写

所需积分/C币:49 2014-12-09 12:10:40 503KB RAR
收藏 收藏
举报

实测亲测xilinx fpga uart 串口rs232例子实例工程,ISE打包工程,不出错发送接收数据测试,无状态机,节省资源3根线串口,可以学习rs232串口和倍频ip core用法,字节编写,用verilog编写 基于一个xilinx的学习板子,具体io配置请看工程,测试内容内容是 pc 用 uart rs232发一个字节到fpga,fpga收到之后马上把字节加1发回给pc,uart的波特率是50m时钟,用到了ise的pll倍频,可以学习pll用法,uart 的 verilog 代码没有用到状态机,只用到txd,rxd,gnd这3根最基本的串口通讯线,极大的简化了fpga资源。整个工程

...展开详情
立即下载 低至0.43元/次 身份认证VIP会员低至7折
一个资源只可评论一次,评论内容不能少于5个字
AHAO_TJU 其实写的还可以
2019-10-26
回复
凡人就行 学习学习,谢谢分享
2019-06-17
回复
zhaohaixv 谢谢,学习学习,
2018-06-27
回复
baidu_38219313 不太行啊没有ise文件
2018-05-06
回复
知足者长乐 还不错,我已经完成连续收发!
2016-09-12
回复
flying_glou_ou 还没挂到SOC上不知可不可用
2016-05-26
回复
胡萝卜炖白萝卜 代码逻辑很清晰,思路和我之前写的一样。把程序改了一下,烧到xilinx的板子里,上位机还是收不到信号。并没能帮我解决问题。也可能我修改有误。
2016-04-01
回复
renfeng65 这个代码不是xilinx的, 是altera的。
2015-12-20
回复
dan79000 找了很久的资源,感谢分享
2015-09-16
回复
hongqujjl 挺好的资源,实测可用
2015-09-05
回复
  • 分享王者

    成功上传51个资源即可获取
关注 私信 TA的资源
上传资源赚积分,得勋章
最新推荐