下载 >  开发技术 >  硬件开发 > 实测亲测xilinx fpga uart 串口rs232例子实例工程,不出错发送接收数据测试,节省资源3根线串口,可以学习ip core用法verilog写

实测亲测xilinx fpga uart 串口rs232例子实例工程,不出错发送接收数据测试,节省资源3根线串口,可以学习ip core用法verilog写 评分:

实测亲测xilinx fpga uart 串口rs232例子实例工程,ISE打包工程,不出错发送接收数据测试,无状态机,节省资源3根线串口,可以学习rs232串口和倍频ip core用法,字节编写,用verilog编写 基于一个xilinx的学习板子,具体io配置请看工程,测试内容内容是 pc 用 uart rs232发一个字节到fpga,fpga收到之后马上把字节加1发回给pc,uart的波特率是50m时钟,用到了ise的pll倍频,可以学习pll用法,uart 的 verilog 代码没有用到状态机,只用到txd,rxd,gnd这3根最基本的串口通讯线,极大的简化了fpga资源。整个工程打包,方便大家下载到之后可以马上用,相信对初学xilinx fpga 或者 ip cone用法的初学者来说,学习很用帮助。
...展开详情收缩
2014-12-09 上传大小:503KB
分享
收藏 (3) 举报

评论 共17条

u011619535 学习学习,谢谢分享
2019-06-17
回复
zhaohaixv 谢谢,学习学习,
2018-06-27
回复
baidu_38219313 不太行啊没有ise文件
2018-05-06
回复
u012335610 还不错,我已经完成连续收发!
2016-09-12
回复
u013913627 还没挂到SOC上不知可不可用
2016-05-26
回复
qq_31100961 代码逻辑很清晰,思路和我之前写的一样。把程序改了一下,烧到xilinx的板子里,上位机还是收不到信号。并没能帮我解决问题。也可能我修改有误。
2016-04-01
回复
renfeng65 这个代码不是xilinx的, 是altera的。
2015-12-20
回复
dan79000 找了很久的资源,感谢分享
2015-09-16
回复
hongqujjl 挺好的资源,实测可用
2015-09-05
回复
luolaiheng 修改后在xilinx XC3S50上通过,谢谢
2015-09-02
回复

热点文章

img

spring mvc+mybatis+mysql+maven+bootstrap 整合实现增删查改简单实例.zip

资源所需积分/C币 当前拥有积分 当前拥有C币
5 0 0
点击完成任务获取下载码
输入下载码
为了良好体验,不建议使用迅雷下载
img

实测亲测xilinx fpga uart 串口rs232例子实例工程,不出错发送接收数据测试,节省资源3根线串口,可以学习ip core用法verilog写

会员到期时间: 剩余下载个数: 剩余C币: 剩余积分:0
为了良好体验,不建议使用迅雷下载
VIP下载
您今日下载次数已达上限(为了良好下载体验及使用,每位用户24小时之内最多可下载20个资源)

积分不足!

资源所需积分/C币 当前拥有积分
您可以选择
开通VIP
4000万
程序员的必选
600万
绿色安全资源
现在开通
立省522元
或者
购买C币兑换积分 C币抽奖
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
为了良好体验,不建议使用迅雷下载
确认下载
img

资源所需积分/C币 当前拥有积分 当前拥有C币
3 0 0
为了良好体验,不建议使用迅雷下载
VIP和C币套餐优惠
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
您的积分不足,将扣除 10 C币
为了良好体验,不建议使用迅雷下载
确认下载
下载
您还未下载过该资源
无法举报自己的资源

兑换成功

你当前的下载分为234开始下载资源
你还不是VIP会员
开通VIP会员权限,免积分下载
立即开通

你下载资源过于频繁,请输入验证码

您因违反CSDN下载频道规则而被锁定帐户,如有疑问,请联络:webmaster@csdn.net!

举报

  • 举报人:
  • 被举报人:
  • *类型:
    • *投诉人姓名:
    • *投诉人联系方式:
    • *版权证明:
  • *详细原因: