下载 >  开发技术 >  硬件开发 > UART IP核(verilog代码及说明文档)

UART IP核(verilog代码及说明文档) 评分:

使用verilog HDL语言编写的串口IP核,其中的全部代码,经过波形仿真验证,内附说明文档,已经过仿真,可完美运行。
2018-06-03 上传大小:1.75MB
分享
收藏 举报

评论 共2条

myfewer 把2010年人家就发布的资源放上来,有意思吗
2019-01-02
回复
peiyu758 挺不错的资源
2018-10-17
回复
AXI-Stream接口开发详细流程
【vivado】AXI4接口verilog代码分析
如何将自己写的verilog模块封装成IP核(一)
verilog基础篇RAM IP核的使用
串口的一些高级用法
关于quartus Ⅱ的IP核的使用的问题
UART IP核(verilog代码及说明文档)下载
关于Xilinx下Micro_Blaze中UartLite232外设的使用
uartlite_IP之仿真
浅谈UART
基于altera FPGA 的 UART IP

使用verilog HDL语言编写的串口IP核,经过波形仿真验证

立即下载
FPGA实现串口通信
第一次用verilog调试串口(发送、接收)
串口VDHL ip

VHDL的串口IP核 可以直接被调用使用。 测试通过。

立即下载
AXI Uartlite学习(二)UART LOOP
FPGA UARTlite linux 系统
FPGA基础设计(三):UART串口通信
实测亲测xilinx fpga uart 串口rs232例子实例工程,不出错发送接收数据测试,节省资源3根线串口,可以学习ip core用法verilog

实测亲测xilinx fpga uart 串口rs232例子实例工程,ISE打包工程,不出错发送接收数据测试,无状态机,节省资源3根线串口,可以学习rs232串口和倍频ip core用法,字节编写,用verilog编写 基于一个xilinx的学习板子,具体io配置请看工程,测试内容内容是 pc 用 uart rs232发一个字节到fpga,fpga收到之后马上把字节加1发回给pc,uart的波特率是50m时钟,用到了ise的pll倍频,可以学习pll用法,uart 的 verilog 代码没有用到状态机,只用到txd,rxd,gnd这3根最基本的串口通讯线,极大的简化了fpga资源。整个工程

立即下载
xilinx UART-lite AXI4接口testbench
QuartusII添加IP核

热点文章

下载码下载
做任务获取下载码
取消 提交下载码
img

spring mvc+mybatis+mysql+maven+bootstrap 整合实现增删查改简单实例.zip

资源所需积分/C币 当前拥有积分 当前拥有C币
5 0 0
点击完成任务获取下载码
输入下载码
为了良好体验,不建议使用迅雷下载
img

UART IP核(verilog代码及说明文档)

会员到期时间: 剩余下载个数: 剩余C币: 剩余积分:0
为了良好体验,不建议使用迅雷下载
VIP下载
您今日下载次数已达上限(为了良好下载体验及使用,每位用户24小时之内最多可下载20个资源)

积分不足!

资源所需积分/C币 当前拥有积分
您可以选择
开通VIP
4000万
程序员的必选
600万
绿色安全资源
现在开通
立省522元
或者
购买C币兑换积分 C币抽奖
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
为了良好体验,不建议使用迅雷下载
确认下载
img

资源所需积分/C币 当前拥有积分 当前拥有C币
11 0 0
为了良好体验,不建议使用迅雷下载
VIP和C币套餐优惠
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
您的积分不足,将扣除 10 C币
为了良好体验,不建议使用迅雷下载
确认下载
下载
您还未下载过该资源
无法举报自己的资源

兑换成功

你当前的下载分为234开始下载资源
你还不是VIP会员
开通VIP会员权限,免积分下载
立即开通

你下载资源过于频繁,请输入验证码

您因违反CSDN下载频道规则而被锁定帐户,如有疑问,请联络:webmaster@csdn.net!

举报

  • 举报人:
  • 被举报人:
  • *类型:
    • *投诉人姓名:
    • *投诉人联系方式:
    • *版权证明:
  • *详细原因: