中南大学EDA技术与Verilog hdl实验指导书.pdf
版权申诉
136 浏览量
2022-06-20
13:54:11
上传
评论
收藏 237KB PDF 举报
实 验 1 : Q u a r t u s I I 基 本 设 计 流 程 体 验 实 验
实验步骤：
1.启动 QuartusII。
2.创建工程。
（1）选择 File->NewProjectWizard 命令
（2）输入工程库文件夹（注意：不要使用 Quartus 安装目录，不要使用路径
中包含中文的目录，例如桌面等）。输入工程名：MUX41a
（3）跳过“添加文件”步骤。
（4）选择目标芯片（EP3C55F484C8）
（5）跳过“工具设置”步骤，点击“Finish”。
3.输入设计文件。
（1）选择“File->New”命令，选择 VerilogHDLFile 选项。
（2）在文本编辑器中输入 4 选一选择器的代码（使用 Case 语句）。
（3）选择 File->SaveAs 命令保存文件。
3.进行全程编译。编译过程中注意 Processing 窗口的编译信息。
4.查看编译报告。
扩展实验与思考：
1. 将代码中 Case 语句修改为 if-else 语句，比较两者的编译结果（硬件资源使
用情况）。
2. 将 if-else 语句改为不完整条件语句，再次编译后查看编译结果（1.查看综
合报告中的警告信息；2.利用 Tools>NetlistViewers>RTLViewer 查看结构
图）。
实验 2:ModelSim 仿真实验 1
实验步骤：
（1）启动 Modelsim；
（2）选择 File->New->Project 建立新工程，工程目录指定为实验 1 所用目录，加
入验证对象文件 MUX41a.v;
（3）在 Project 窗口中选中设计文件，单击鼠标右键，选择 Compile->CompileAll
编译源代码；如有编译错误，修改源代码；
（4）选择 Simulate->StartSimulation 或点击 Simulate 按键，选 Library 窗口中
work->MUX41a，点击 OK。
（5）在 Object 窗口中选择需要观察的信号，单击鼠标右键，选择
Add->ToWave->SelectedSingals,添加待观察信号至波形窗口；
（6）在 Transcript 窗口中使用 force 输入激励信号；例如：forceA0
（7）在 Transcript 窗口输入 run 命令或点击 run 按键执行仿真，查看结果.
（8）改变激励信号，执行仿真并查看结果。
资源评论
