Verilog复习题.docx
版权申诉
105 浏览量
2022-06-20
07:55:36
上传
评论
收藏 412KB DOCX 举报
Verilog 复习题
一、填空题
1. 用 EDA 技术进行电子系统设计的目标是最终完成________的设计与实现。
2. 可编程器件分为 ________和_________。
3. 随着 EDA 技术的不断完善与成熟，__________的设计方法更多的被应用于 Verilog HDL
设计当中。
4. 目前国际上较大的 PLD 器件制造公司有________和_________公司。
5. 完整的条件语句将产生_______电路，不完整的条件语句将产生________电路。
6. 阻塞性赋值符号为_________ ，非阻塞性赋值符号为___________ 。
7．有限状态机分为________和_________两种类型。
8、EDA 缩写的含义为_______
9．状态机常用状态编码有________、_________、___________和____________。
10．Verilog HDL 中任务可以调用_______和________。
11．系统函数和任务函数的首字符标志为________，预编译指令首字符标志为________。
12．可编程逻辑器件的优化过程主要是对__________和_______的处理过程。
13、大型数字逻辑电路设计采用的 IP 核有________、________和_________。
二、选择题
1、已知 “a =1b’1; b=3b'001;”那么{a,b}＝（ ）
(A) 4b'0011 (B) 3b'001 (C) 4b'1001 (D) 3b'101
2、在 verilog 中，下列语句哪个不是分支语句？（ ）
(A) if-else (B) case (C) casez (D) repeat
3、Verilog HDL 语言进行电路设计常采用的方法是( )
① 自上而下的设计方法（Top-Down）
② 自下而上的设计方法（Bottom-Up）
③ 综合设计的方法
4、在 verilog 语言中，a=4b'1011，那么
^a=（
）
(A) 4b'1011 (B) 4b'1111 (C) 1b'1 (D)
1b'0
5、在 verilog 语言中整型数据与（ ）位寄存器数据在实际意义上是相同的。
(A) 8 (B) 16 (C) 32 (D)
64
6、下列哪些 Verilog 的基本门级元件是多输出（
）
(A) nand (B) nor (C) and (D)
not
7、大规模可编程器件主要有 FPGA、CPLD 两类，下列对 FPGA 结构与工作原理的描述中，
正确的是_______ 。
A．FPGA 全称为复杂可编程逻辑器件；
B．FPGA 是基于乘积项结构的可编程逻辑器件；
C．基于 SRAM 的 FPGA 器件，在每次上电后必须进行一次配置；
D．在 Altera 公司生产的器件中，MAX7000 系列属 FPGA 结构。
8. 子系统设计优化，主要考虑提高资源利用率减少功耗（即面积优化），以及提高运行速度
（即速度优化）；指出下列哪些方法是面积优化_________。
① 流水线设计 ②资源共享 ③逻辑优化 ④串行化 ⑤寄存器配平 ⑥关键路径法
A．①③⑤ B．②③④ C．②⑤⑥ D．①④⑥
9、下列标识符中，__________是不合法的标识符。
评论0
最新资源